富士通研究所與富士通微電子合作開發了低成本32奈米CMOS製程技術。據了解，這種技術是在pMOS中導入矽化（FUSI）的金屬柵極，因製程所增加的成本低於1％，但與45奈米製程相比，高速CMOS的耗電量可減少20％，低耗電CMOS則可減少40％。

該技術的nMOS採用NiSi/多結晶矽兩層柵極，pMOS採用NiSi完全矽化柵極。增加的製程只有一個，是傳統向nMOS和pMOS兩者導入新型金屬柵極材料所需製程數的1/6。這也是首次只在單側MOS中採用完全矽化柵極，必須具備非常豐富的經驗。

對於nMOS，在多結晶矽柵極中添加雜質以改變晶格常數，並對溝道進行拉伸變形以提高驅動力。電源電壓為1V時的導通電流比原來增加22％，達到了1mA/μm（截止電流為100nA/μm）。pMOS方面，採用金屬柵極，藉由抑制柵極空洞化以提高驅動力。電源電壓為-1V時的導通電流比原來增加10％，達到了650μA/μm（截止電流為100nA/μm）。儘管柵極絕緣膜採用的是矽氧化膜，但量產時將採用高介電率（high-k）柵極絕緣膜。

富士通選擇只在pMOS採用金屬柵極，是由於nMOS採用金屬柵極不是個好方法。富士通指出，第一，在nMOS中，柵極空洞化的影響要比pMOS小，採用金屬柵極並非必要。第二，在nMOS中，金屬柵極舒緩SiN Liner膜造成的變形後，會使驅動力下降。因此，在nMOS中採用金屬柵極，只會增加成本，卻無法獲得性能的提升。