益華電腦(Cadence)台灣分公司日前對外宣佈，鈺創科技(Etron)已成功地運用一套由該公司提供之Ambit BuildGates電路合成暨Silicon Ensemble place-and-route ultra佈局繞線工具所構成之時序驅動設計(Timing Driven Design,TDD)流程，開發出一顆超高集成度的LCD監示器控制晶片。這顆工作頻率160 MHZ，內含邏輯電路、SRAM與ADC等不同型態電路方塊，以 0.25微米製程技術製造，代號為EL7300的複雜元件，係透過益華電腦完整的RTL-GDSII一次完成(One pass)設計環境，消除所有的時序收斂(Timing Closure)問題後，於2000年Q4完成光罩製作(Tape-out)。

其原型晶片的系統測試報告在2001年Q1出爐，結果完全符合鈺創科技最初所設定的各項工作規格。這是鈺創科技公司在其原有的優異記憶體晶片設計實力之外，進一步展示該公司深厚的應用導向IC技術開發背景。益華電腦表示，鈺創科技的設計團隊以親身的經驗，實際證明由該公司的晶片實作工具─Ambit BuildGates電路合成，Silicon Ensemble place-and-route ultra佈局繞線軟體與兩者共同組成之時序驅動設計(TDD)流程，在設計0.25 微米或更小製程的混合電路方塊晶片時，確可大幅減少重作的次數(Iteration)，迅速有效地達成各項時序限制的條件。借助時序驅動設計(TDD)流程內建的自動設計架構，鈺創科技的研發人員得以在最短時問內實現預定的 160 MHZ時脈(clock)目標。

益華電腦時序驅動設計(TDD)流程中的Ambit BuildGates電路合成工具擁有大容量及高速的運算特性，可處理超過百萬閘數以上的電路設計，而Silicon Ensemble place-and-route ultra佈局繞線工具的強大最佳化引擎與高速配置、佈線機制，則可根據時序收歛的要求，產生最小晶元面積的佈局結果。兩者相互結合之後，將能完全掌握超大型的複雜設計電路內部之時序收歛(Timing Closure)趨勢，並以此關鍵技術確保系統能在要求的時脈速度下正常運作，達到一次完成(One pass)設計的最終目標。