益華電腦(Cadence Design Systems, Inc.)宣布，Cadence數位與客製/類比設計流程，通過台積電N4P與N3E製程認證，支持最新的設計規則手冊(DRM)與FINFLEX技術。Cadenc為台積電N4P和 N3E 製程提供了相應的製程設計套件 (PDK)，以加速先進製程行動、人工智慧和超大規模運算的設計創新。

Cadence 與台積電研發團隊緊密合作，確保數位流程符合台積電N4P與N3E製程認證要求。Cadence完整整合 RTL到 GDS數位全流程，包括Cadence Innovus設計實現系統、Quantus萃取解決方案、QuantusFS求解器、Tempus時序簽核解決方案和 ECO 選項、Pegasus 驗證系統、Liberate特徵解決方案和 Voltus IC 電源完整性解決方案與Voltus-Fi 類比電源完整性解決方案。此外，Cadence Genus 合成解決方案和可預測性 iSpatial 技術，也均支持台積電N4P和N3E先進製程技術。

數位全流程支援台積電N4P和N3E製程技術的幾個關鍵功能，包括從合成到簽核工程變更（ECO）的原生混合高度單元行優化，以實現最佳的PPA；基於標準儲存格行的放置；實現結果與簽核密切相關，以實現更快的設計收斂；通過pillar支持增強，以獲得更好的設計性能；包含大量多高度，電壓閾值（VT）和驅動強度單元的大型庫；時序穩健性單元表徵和分析；使用具有時效意識的 STA 進行可靠性建模；和CCSP模型增強功能，通過Voltus IC電源完整性解決方案，提供更高的精度和簡化的分析表徵。

Cadence Virtuoso 客製/類比工具已獲得台積電最新N4P和N3E製程技術認證，這些工具包括 Virtuoso 電路圖編輯器、Virtuoso ADE 產品套裝和 Virtuoso 佈局套裝，以及Spectre模擬平台 (涵蓋其 Spectre X 模擬器、Spectre 加速平行模擬器 (APS)、Spectre eXtensive 分割模擬器 (XPS) 和Spectre RF 選項。Virtuoso 設計平台(Design Platform)提供的一項獨特功能是與 Innovus 設計實現系統的緊密結合，採取通用資料庫增強混合訊號設計的實現方法。

客製設計參考流程 (CDRF)亦強化支援最新N4P與N3E製程技術。Virtuoso 電路圖編輯器、Virtuoso ADE 產品套裝和整合型 Spectre X 模擬器協助客戶有效管理corner模擬、統計分析、設計中心化和電路優化。Virtuoso Layout Suite 已經達成高效的佈局實現，為客戶提供多種功能，包括獨特的row-based實現方法，以用於佈局、佈線、填充和虛擬插入的交互式輔助功能；增強模擬遷移和佈局重用功能；整合寄生參數萃取、電遷移/電源電壓降(EM-IR) 檢查，也同時整合物理驗證功能。

台積電設計基礎設施管理事業部負責人Dan Kochpatcharin表示：「通過繼續與Cadence密切合作，我們確保客戶可以放心地使用我們最先進的N4P和N3E技術以及經過認證的Cadence數位和客製/類比流程。這項共同努力將台積電的技術進步與Cadence領先的設計解決方案相結合，幫助我們的共同客戶滿足嚴格的功率和性能要求，並迅速將他們的下一代矽創新推向市場。」

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示：「藉由Cadence與台積電長期持續的合作，我們使共同客戶能夠利用我們的最新技術實現他們的PPA與生產力目標。我們與台積電的最新合作成果再次印證了我們致力於通過我們的流程和台積電的先進技術幫助客戶實現卓越設計的承諾，我們總是對客戶的創新感到驚喜。」