帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
是德Chiplet PHY Designer可模擬支援UCIe標準之D2D至D2D實體層IP
 

【CTIMES/SmartAuto 王岫晨 報導】   2024年02月05日 星期一

瀏覽人次:【2387】

是德科技(Keysight)推出Chiplet PHY Designer,這是該公司高速數位設計與模擬工具系列的最新成員,提供晶粒間(D2D)互連模擬功能,可對業界稱為小晶片(Chiplet)之異質和3D積體電路設計的效能進行全面驗證。新的電子設計自動化(EDA)工具提供深度建模和模擬功能,讓小晶片設計人員能夠快速準確地驗證其設計是否符合通用小晶片互連(UCIe)標準的規格。

是德科技推出Chiplet PHY Designer
是德科技推出Chiplet PHY Designer

UCIe已成為半導體產業最重要的小晶片互連規格。這個開放標準定義了先進2.5D或3D封裝中小晶片的互連方式。許多頂尖的半導體設備和EDA工具供應商,以及晶圓廠和小晶片設計工程師,都已開始支援或採用UCIe標準。當更多設計人員使用此互連標準,來確保其小晶片的效能符合規格,業界便可建立一個致力於實現小晶片互通性和商業化的廣泛生態系統。

關鍵字: EDA  Chiplet  是德科技  keysight 
相關新聞
是德科技協助SGS執行Skylo非地面網路認證計畫所需測試
TESDA延攬AMD副總裁王啟尚新任董事
是德科技獲百佳泰選為測試合作夥伴 加速進行Thunderbolt 5產品認證
是德與愛立信於2024年IEEE全球通訊大會上展示Pre-6G網路
是德協助三星印度研究所簡化自動化5G外場到實驗室流程
comments powered by Disqus
相關討論
  相關文章
» 確保裝置互通性 RedCap全面測試驗證勢在必行
» 解讀新一代汽車高速連接標準A-PHY
» Wi-Fi 7測試方興未艾 量測軟體扮演成功關鍵
» ESG趨勢展望:引領企業邁向綠色未來
» 高階晶片異常點無所遁形 C-AFM一針見內鬼


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK87G66RGOQSTACUK5
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw