近半年來，由於晶圓代工製程的競爭愈演愈烈，也使得上游的EDA（電子設計自動化）與IP（矽智財）業者，必須與晶圓代工業者有更為深入的合作，就各自的專長彼此互補，以形成完整的生態體系，來滿足廣大的Fabless（無晶圓半導體）業者的晶片設計需求。

新思科技資深產品行銷經理Robert Ruiz。攝影：姚嘉洋

而先前Cadence所發表的新款開發工具，所著重的目標，是在於諸多不同的IP在單晶片進行整合後，需要花費更多的時間進行研發與測試，因此希望能透過該工具來減少研發與測試時間。無獨有偶的是。新思也挾其豐富的IP資源，也推出目的相同的開發工具，希望能減少客戶的測試時間。

新思科技資深產品行銷經理Robert Ruiz表示，近期許多半導體大廠在進入更為先進的半導體製程後，的確面臨了不少挑戰，其中測試時間的壓力更是與日俱增，也因此新思在測試與驗證領域上，的確投入了相當多的研發與併購動作，希望能協助客戶減輕開發負擔。

他進一步談到，就單晶片的測試上，包含了相當多的IP，光是週邊介面就有HDMI、USB與PCI EXPRESS等，其他如處理器、邏輯單元與處理器等，也都是IP的一環。雖然就單一IP而言，各家所提供的IP方案，會有測試方案可供選擇，但問題在於每個IP之間的互連測試，卻是產業界目前急需解決的問題，新思所著眼的，是希望從系統單晶片的層級來看待測試需求。也因此，新思科技所推出的Design Ware STAR層階系統中，為每個IP及邏輯區塊的RTL中建立了IEEE 1500介面，希望能讓測試的時間大幅縮短。除此之外，該軟體亦可以自動進行IP測試整合，亦可以減少數週DFT（Design For Test；可測試設計）的時間。

Robert Ruiz透露，新思在測試方面的解決方案，除了會提供給Fabless、IDM與封測業者外，為了提升測試速度，新思的確也與ATE（自動化測試設備）業者有密切的合作，原因就在於希望能盡力減少客戶的測試時間。因此並不會與ATE業者直接競爭，反倒是能用軟硬體互補的方式，來滿足客戶需求。