M31 Technology近日宣佈其採用Arm技術架構，已成功開發針對機器學習與人工智慧應用的Arm處理器IP，包含Arm Cortex-M55 處理器及Arm Ethos-U55（NPU），實現晶片內(on-chip)處理器IP核心實作的最佳化，能協助先進處理器核心達到最大效能、縮小面積並降低功耗，同時減少50% 自行整合時間。

M31 Processor Hardcore Service，由M31基礎暨應用IP整合開發團隊提供IP整合服務，搭配以Arm架構處理器為基礎所開發出的一系列M31優化設計套件-OPPA (Optimized PPA) library，其內容包含客製化高速和超低漏電記憶體實體(memory instance)和優化的元件庫(cell library)，協助客戶的晶片設計團隊在最短時程內達成處理器及SoC的設計目標。

為強化低功耗物聯網與嵌入式裝置AI運算的能力，M31本次以Arm的技術架構，採用台積電22奈米超低漏電製程技術（22nm Ultra-Low Leakage, 22ULL），實現三款Arm Cortex-M55/Ethos-U55處理器核心的優化設計實作–M55高效能優化設計可使運算速度達到400MHz以上、低功耗優化設計在待機模式下可有效節能達到0.01 mW超低漏電、U55高效能優化設計搭配M31 OPPA UDTP SRAM可達到0.30mm2的極小面積效益。

為滿足以Arm為基礎的不同人工智慧應用情境，M31處理器核心實作服務可根據客戶需求進行客製化服務，在主要實現處理器核心最佳實作的過程中，透過搭載M31優化設計套件-OPPA Library包含所需的特殊元件及記憶體，讓速度、面積及功耗達到最佳水準，或根據不同應用狀況讓三者達成最佳平衡。

負責研發M31優化設計套件-OPPA Library為基礎元件IP設計團隊，已投入基礎元件IP設計領域紮根多年，其所研發的基礎IP皆已通過矽晶圓驗證，並開發各種晶圓廠特殊製程的基礎IP包括記憶體編譯器 (SRAM Compiler)、標準元件庫 (Standard Cell Library)、以及通用IO元件庫 (General Purpose Input/ Output Library , GPIO)，滿足客戶各種不同的客製化需求，目前基礎IP解決方案可用於 12nm至180nm 之間的技術節點，並且已成功協助無數客戶實現速度、功耗及面積的最佳化。

M31總經理張原熏表示:「很高興能運用Arm的技術架構，讓雙方客戶能在以Arm架構為基礎的晶片設計中，採用M31處理器核心實作的IP解決方案，在最短的時間內快速實現功耗和面積效益，並減少研發風險，藉此讓合作夥伴有信心開發出因應人工智慧時代的Arm架構行動裝置。M31團隊將持續協助客戶的產品在晶片設計上具備差異化優勢，同時有效加快產品的上市時間，讓其IC產品更具市場競爭優勢。」