行動、高效能運算、汽車和物聯網這四大推動半導體未來成長的應用,以及加速上述應用成長的人工智慧及 5G,都使多功且高效能晶片的需求倍增。這些新一代的高速運算晶片,多半已開始採用晶片堆疊架構,並整合多種不同的晶片來擴充其功能與效能。異質整合已成為不可逆的趨勢。
![SEMI測試產業委員會正式成立鞏固半導體高階應用可靠度最後防線](/news/2018/12/05/1654158520S.jpg) |
SEMI測試產業委員會正式成立鞏固半導體高階應用可靠度最後防線 |
隨整合在同一封裝中的晶片數量越多,結構越複雜,不僅使找出個別不良晶片難度提高,元件間的相容性與互連也為IC成品可靠度加入許多不確定因子。除此之外,先進製程成本控制壓力與縮短的上市周期,更催生顛覆傳統的測試方法。傳統以單一元件個別測試(Final Test)的重要性已被晶圓級測試(Wafer Level Test)及系統級測試(System Level Test)取代。
過去從設計的角度來提高訊號的可控制性和可觀察性(Design for Test),也將被Test for Design的概念所強化。Test for Design強調收集測試過程中所產生的數據,加以分析學習後回饋至設計端以減少設計規範上的錯誤,進而縮短開發時間。未來,設計、製造、封裝、測試將不再呈線性關係,而是一個不停循環優化的過程。
然而,這些新型態的測試方式與觀念也衍生了許多挑戰,包括業界共通的測試標準與規範、資料分享的透明度及安全、測試時間與費用的優化、測試專業人才的匱乏…等,都還需產業及學研單位集思廣益。
SEMI 國際半導體產業協會台灣區總裁曹世綸指出,「台灣今年再度以47億美元產值及領先技術穩居全球半導體測試市場之首。當測試不再只是生產流程的一環,而是扮演確保從設計、製造到系統整合的各個生產階段都符合品質要求,並且有效控制開發成本與時程的必要手段,台灣半導體產業急需共同建立一個解決技術瓶頸,促進跨界合作的平台,進而催生具經濟規模的創新商業模式。」