自從半導體製程走向65奈米之後，IC設計業所關注焦點已經從晶片大小、速度等問題，轉移到IC晶片的耗電量上。特別是在半導體製程跨入45奈米領域之後，各晶片模組之間的距離大幅縮短，多層電路板設計變得更為複雜，加上3D IC封裝已經成為的未來趨勢，雜訊問題很容易影響到應用程式的正常運作，所以如何在更狹小的封裝體積中，塞入更多的應用模組，彼此之間又能夠協同作業，已經成為IC設計業者必須克服的另一項挑戰。

楊天聖說，進行完整的散熱性分析已成為晶片、封裝、系統級協同設計的主要挑戰。

由有甚者，IC設計產業還面臨產品開發週期被迫縮短的窘境。以往消費性電子產品的生命週期可長達18個月以上，但是現在多數產品根本不到6個月，若沒有辦法縮短產品開發流程，勢必將遇到產品銷售期比設計時間短的現象。此外，在半導體產業快速跨入90nm、45nm、32nm等先進製程後，生產晶片的費用也比以往大幅增加，一旦產品設計過程中發生瑕疵，對企業將會造成非常嚴重的損失，更可能會錯失重要的商機。

也正因為先進製程的功耗與雜訊問題已成為IC設計面臨的重大挑戰，Apache design soluton執行長楊天聖指出，Apache正不斷開發超低功耗的分析方法，來解決設計人員面對的功率分配問題。這些分析方案包括RTL-to-Silicon的功率分析與最佳化、SoC電源雜訊分析與簽發（sign-off）、以及晶片封裝系統（CPS）的雜訊建模與分析。

另外，SoC中的IP也正呈現出持續成長的趨勢。楊天聖認為，IP是該公司電子生態系統中的一個重要環節，未來也將重點加強與ARM等低功耗架構IP供應商的合作進度。

此外，針對業界熱門的3D IC在功率、散熱和（矽穿孔）TSV建模等方面的問題，楊天聖也說，進行完整的散熱性分析已成為晶片、封裝、系統級協同設計的主要挑戰。Apache在功耗與雜訊方面的EDA工具，包括針對架構級功率分析的PowerArtist RTL平台；針對功率完整性與雜訊分析的Totem類比IP平台；針對數位SoC功率完整性與功率簽發的RedHawk平台；針對封裝與PCB設計中I/O完整性、電源完整性、訊號完整性、散熱與EMI問題的Sentinel平台；以及針對EDS的PathFinder平台等。