於日前舉行的2024年IEEE國際固態電路會議（ISSCC）上，比利時微電子研究中心（imec）推出一款開放式製程設計套件（PDK），該套件配備一套由EUROPRACTICE平台提供的共訓練程式。利用這款套件，將能透過imec開發的2奈米技術來進行虛擬數位設計，包含晶背供電網路。

這款設計路徑探尋（pathfinding）製程設計套件（PDK）能夠實現採用2奈米環繞閘極（GAA）技術的數位設計，這就包含晶背導線技術。

此套件將加裝於EDA工具套件，例如益華電腦（Cadence Design Systems）和新思科技（Synopsys）推出的產品，為設計路徑探尋（pathfinding）、系統研究及訓練提供獲取先進製程的廣泛途徑。這將能提供產學界用來訓練未來半導體頂尖人才的所需工具，也會協助產業利用有意義的設計路徑探尋（pathfinding），把自家產品過渡到新一代科技。

晶圓廠製程設計套件（PDK）能夠開放晶片設計人員使用一套經過測試與檢驗的元件庫，以實現滿足功能性及可靠性的設計。但通常會在技術達到一定的生產能力時，才會提供給生態系統使用。然而，限制開放和保密協定（NDA）的規定使得技術導入得門檻提高，產學界難以在研發階段獲取先進的製程技術。開放使用比利時微電子研究中心（imec）的2奈米製程設計套件（PDK）將能協助學界和商業公司，imec邏輯晶片副總裁（VP）Julien Ryckaert表示：「我們如果想吸引新一代晶片設計人員的關注，我們必須提前開放基礎設施給他們使用，以利

他們培養先進製程的設計能力，搭配的訓練課程也將協助這些設計人員盡快掌握最新技術，並讓他們了解最新的技術破壞（technology disruption），例如奈米片元件和晶背技術。這款用於設計路徑探尋（pathfinding）的製程設計套件（PDK）也將協助企業轉換到採用未來技術節點的設計，並幫助他們防範產品面臨微縮瓶頸。」

此套件包含用於數位設計的必備基礎設施，以一套數位標準單元庫和靜態隨機存取記憶體（SRAM）IP 巨集為基礎。未來，這款製程設計套件（PDK）平台將擴展到更先進的技術節點，例如1.4奈米（A14）。隨附的訓練程式也將於第二季初期展開，除了教授訂閱者2奈米技術的特性，還能提供利用益華電腦（Cadence）和新思科技（Synopsys）的EDA軟體來操作數位設計平台的實作訓練。

新思科技的技術策略及策略夥伴副總裁（VP）王秉達（Brandon Wang）表示：「培訓一批工程專業人才對半導體產業來說很重要，這些人員必須具備開發顛覆性產品所需的技術。」 王秉達接著說：「imec推出的製程設計套件（PDK）是體現業界合作成功擴大開放先進製程技術的絕佳典範，這一代及新一代的設計人員可以藉此加速促進半導體創新。我們與imec合作，為他們這套2奈米製程設計套件來建立一套經過認證且由AI驅動的EDA數位設計流程，這能讓設計團隊進行原型設計，並利用一套基於製程設計套件的虛擬設計環境來加速轉換至新一代技術。」

益華電腦（Cadence）學術網路計劃(Academic Network)副總裁（VP）Yoon Kim表示：「Cadence致力於與大學和研究機構合作，以驅動創新和輔助開發奈米電子及微電子產業的專業人員。Cadence與imec在多項計畫上已經建立了多年的成功合作，而imec新推出的製程設計套件象徵了為訓練新一代半導體設計人員的一個新的重大里程碑。imec運用了Cadence所開發的業界領先AI驅動數位及客製化／類比完整流程內的所有工具，以完成這款製程設計套件的創建及驗證，確保產學界夥伴能夠獲取支援最先進製程的Cadence完整流程，藉此他們也能無縫轉換到最新一代的設計。」