Altera公司宣佈透過其EDA合作夥伴實現了預加重與等化鏈路估算（PELE）技術，幫助設計人員在Altera Stratix II GX FPGA中估算訊號的完整性設置。Mentor Graphics公司是首家在工具流程中整合了PELE的EDA合作夥伴。PELE最初只適用於Altera的內部訊號完整性專家系統，與Mentor Graphics HyperLynx工具結合後，高速設計人員採用該技術在幾個小時內便可以完成系統模擬，並預測系統性能；而採用別的方式在實驗室測試台上驗證性能則需要花費數個月的時間。

透過完整的Stratix II GX的Multi-gigabit收發器MATLAB模型，PELE技術利用從用戶序列通道中獨立提取或者測量到的頻域特徵參數，來為每一個通道搜索訊號完整性的最佳設置。Stratix II GX FPGA整合了在600Mbps至6.375Gbps工作的20個低功率消耗收發器，這種方法降低了確定其最佳訊號完整性設置時的估算誤差。

Altera亞太區市場總監梁樂觀先生表示：「在我們EDA合作夥伴設計工具中整合PELE，可加速客戶進行Multi-gigabit收發器設計，並幫助其將產品迅速推向市場的關鍵步驟。Altera致力於提供工具來幫助客戶以最高效的方法開發下一代系統。」