思源科技昨日宣佈，意法半導體 (ST) 已採用思源新推出的Verdi協作應用平台（Verdi Interoperability Apps, VIA），並成功建立使用於Verdi自動偵錯系統中的客製化驗證應用程式，以在ST的晶片設計流程中大幅提高產能。

思源科技屢獲獎項的Verdi是一套高度自動化的偵錯系統，它能加速理解複雜IP元件、設計區塊、以及整個系統晶片（SOC） 中行為的過程。而VIA平台則提供了軟體環境與Verdi資料庫間的連結，讓使用者能夠根據不同的需求快速地創作並整合客製應用程式。

ST的工程師們已建立了許多VIA程式，藉以將邏輯模擬的違例檢查過程自動化，並分析其報告以找出影響可靠度及良率的關鍵因素。

工程師們已經習慣使用Verdi中的各種視窗對設計進行偵錯。而透過VIA平台，工程師們能利用Verdi的強大功能自動讀取晶片測試報告，並在實體佈局圖中顯現出來，以進行更精確的錯誤分析，找出潛在的問題。

藉由VIA平台，ST的驗證工程師建立了一支TCL程式，能大幅減少用人工尋找違例邏輯、定位並顯示於Verdi偵錯系統、將相對應的訊號加入波型顯示器、並追蹤至正確的時間和時脈等等動作上耗費的大量時間。工程師只需簡單地將違例報告讀進Verdi系統， Verdi系統便能自動處理所有的動作，以節省大量的時間。

思源科技企業行銷副總Mark Milligan表示：「身為資深的Verdi使用者，ST幫助我們確定了正確的產品策略，也支持我們在開放式解決方案和建立軟體互相操作性的技術上所做出的承諾。」