智慧系统连接方案商Astera Labs，今日发布Compute Express Link (CXL) 1.1/2.0互连标准的新产品Leo Memory Accelerator Platform，该平台可为处理器、工作负载加速器及智慧I/O装置实现强大的共用和扩充分解记忆体(Disaggregated Memory)。 Leo克服了处理器记忆体频宽瓶颈及容量限制，同时提供了对大型企业和云端伺服器部署来说至关重要的内置群集管理(Fleet Management)和深度诊断功能。

Astera Labs执行长Jitendra Mohan表示：「CXL真正改变了超大规模资料中心的游戏规则，因其产生的记忆体扩充和共用功能，创造了以资料为中心和组合式运算基础设施的新纪元。我们与领先的处理器供应商、系统OEM及策略云端客户同步开发出Leo SoC平台，成为次世代记忆体互连解决方案。」

CXL这项基础标准，无疑是实现云端人工智慧愿景的重要推力，Astera Labs很荣幸能在此一令人振奋的技术中贡献己力，目前我们正与关键的业界领导厂商合作发展CXL技术，加速开发部署一个强健的生态系统。

Intel技术计画总监Jim Pappas表示：「建立CPU和加速器之间整体一致的记忆体空间时，CXL能提供关键的协助，此一创新将使未来几年的资料中心架构产生大幅变动。Astera Labs的Leo CXL Memory Accelerator Platform扮演重要的推手，它可协助Intel生态系统在主机和附加装置之间实施共用记忆体空间。」

Leo CXL Memory Accelerator Platform是业界首款针对CXL.memory (CXL.mem)协定推出的CXL SoC解决方案，在此方案中，CPU可存取并管理附属于CXL的DRAM及持续性记忆体，在不影响效能的前提下有效运用集合记忆体的资源。

AMD客户协作(Customer Compatibility)总监Michael Hall表示：「AMD认为CXL的重大价值在于它可使异质运算透过资源分解(Disaggregation)满足工业需求，提供更强的运算能力和更快的资料处理速度。Astera Labs的Leo Memory Accelerator Platform解决方案，能有效促进AMD处理器、加速器和扩充记忆体之间的紧密结合。」

IC与硬体的Leo Platform在总记忆体每一通道频宽增加32 GT/s，容量提高至2TB，并具超低延迟及伺服器等级RAS功能，确保健全可靠的云端规模作业。

Arm策略部门资深总监John DaCosta表示：「为了持续促进异质运算加速发展，我们需要消除一些障碍，例如横跨不同企业、超大规模云端服务商、储存及加速器应用程式所产生的扩充记忆体和高速互连成本。Arm认为CXL是此领域的主要推动者，而Astera Labs的新平台能协助云端和边缘运算资料中心，使用Arm架构技术达成上述需求。」

CXL联盟总裁Barry McAuliffe表示：「Astera Labs一直是CXL 联盟的重要成员，他们在推动异质运算架构连接的工作上贡献了宝贵的专业知识。我们乐见Astera Labs推出第一款CXL记忆体扩充及共用解决方案，成为快速成长的CXL生态系统的助力。」