Rambus宣布推出新一代行动产品适用的行动XDR内存架构。乃延续Rambus去年所发表的行动内存技术，能够提供高带宽且低功耗的内存架构，进而使装置的功耗与效能充分满足新一代行动产品的需求。

Rambus全球授权暨营销资深副总裁Sharon Holt表示，行动XDR内存能够在低功耗且符合成本效益的表现下实现高度的行动设计。此外，针对能与目前生产制造基础架构相互结合的SoC和DRAM装置，行动XDR架构可提供上述优点，进而降低风险并缩短上市时程。

行动XDR内存架构能使未来的行动内存平台达到各接脚4.3 Gbps的数据传输率，并发挥其能源效率。在最耗电的使用情况下，如此的效能可使SoC平台在单一行动XDR DRAM装置中实现17GB/s以上的内存带宽，同时将众多行动产品的电池电力延长30分钟以上。

行动XDR架构能够减少接脚数并缩小接口，因此可大幅节省SoC芯片的成本。另外，大幅减少快速转换至节能模式所耗费的有效电力，即能降低功耗。这使系统设计人员能够将内存子系统的功耗降至最低，进而延长各种应用中的电池电力，满足不论是简单的语音传输，或是要求严苛的立体3D HD视讯等多媒体应用。

行动XDR内存架构使采用Rambus行动内存的关键技术：

．极低摆幅差动讯号（VLSD）：使用接地参照的双向差动讯号处理技术，可针对需要大带宽及绝佳电源效率的应用提供高效能、低功耗且符合成本效益的解决方案。

．FlexClocking架构：在SoC接口中运用不对称分割并加入重要的校准与频率电路，可大幅简化DRAM接口的设计。

．进阶电源状态管理（APSM）：降低内存系统功耗，并提供各类低功耗及主动操作模式之间的快速转换时间。

此外，Rambus的FlexPhase微线程（Microthreading）技术有助于达到行动XDR架构的绝佳电源效率。行动XDR内存架构的关键组件包括行动XDR DRAM、行动XDR内存控制器PHY（MIO），以及行动XDR内存控制器（MXC）。行动XDR内存架构目前已提供授权。