電子設計創新廠商Cadence益華電腦今日宣布，將藉由新一代Cadence Protium快速原型開發平台（Cadence Protium rapid prototyping platform）擴展系統套裝（System Development Suite）性能，進而提升軟體開發效率；此外，Cadence Palladium XP II驗證運算平台則新增IEEE 1801低功耗標準支援。Cadence系統套裝性能擴展後，可促進系統和半導體公司於手機、消費者、網路和記憶體區塊之技術應用，有效解決各種重大的設計挑戰，例如早期軟體建置和更低的功耗。

Cadence Protium平台為Cadence第二代FPGA原型平台，採用美商Xilinx賽靈思Virtex-7 2000T FPGA系列，專為軟體開發技術量身打造。與市場同類競爭方案相比，新一代平台可縮短建置時間達70%，處理週期由數個月縮減至數週，進而大幅提升工作效率。Protium與Palladium平台流程相容，容量為上一代的4倍，可支援多達一億閘極，有助於軟體開發及通量迴歸分析，同時具備全自動流程，實現使用者為導向（user-driven）之性能優化的能力。Protium平台可自動編輯記憶體，並支援大容量外部記憶體，且流程中保留RTL原有編碼技術，減少FPGA手動建置過程的繁瑣步驟和錯誤發生，進而加速上市時間。

日立旗下的資訊暨通訊系統公司全球MONOZUKURI部門執行副總經理Hideya Sato表示：「Palladium仿真系統和Protium快速原型系統之測試流程一致，幫助我們的設計團隊流暢地切換於兩種執行引擎間，與傳統基於FPGA原型開發方法相比，建置時間從數月縮短至數週。此外，我們期待藉由擴展Protium平台於硬體／軟體共同驗證之應用，以提高整體開發生產力。」

賽靈思A&D、ISM 及 TM&E市場部副總裁Arun Iyengar表示：「軟體和硬體驗證的需求倍增，持續推動了FPGA ASIC原型技術於各方面的應用，例如，仿真功能、原型技術和量產應用。Cadence的解決方案將採用Palladium的硬體驗證與Protium原型的軟體開發結合，不僅大幅縮短產品上市時間，同時還能提高產品品質。」

低功耗分析與驗證在系統晶片簽核（signoff）標準中至為關鍵，有鑒於此，Cadence擴展Palladium XP II平台之動態功率分析（Dynamic Power Analysis），超越通用功率格式（Common Power Format，CPF）之支援範圍，同時採納符合IEEE 1801標準之驗證和除錯支援。工程師於驗證時，有時可採用Incisive一般及模擬平台，有時則使用Palladium平台，兩平台皆採納通用功率計畫和指標，以及整合式除錯分析。Cadence本次所推出的System Development Suite可提供一致整合之低功耗流程，以作為工程師的驗證選擇。