账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 編輯部报导】   2015年11月24日 星期二

浏览人次:【5421】

Altera公司公开新款异质架构系统层级封装(SiP,System-in-Package)元件,整合了来自SK海力士(SK Hynix)公司的堆叠宽频记忆体(HBM2)以及高性能Stratix 10 FPGA和SoC。 Stratix 10 DRAM SiP代表了新一类元件,其特殊的架构设计满足了高性能系统对记忆体频宽最严格的要求。

Stratix 10 DRAM SiP元件在单个封装中高效整合FPGA和宽频记忆体晶片,突破了频宽瓶颈。
Stratix 10 DRAM SiP元件在单个封装中高效整合FPGA和宽频记忆体晶片,突破了频宽瓶颈。

资料中心、广播、固网和高性能运算等系统要处理的资料量不断攀升,需要的频宽非常高。相对于目前的独立DRAM解决方案,Stratix 10 DRAM SiP的记忆体频宽提高了10倍。

Altera将这种突破性的3D堆叠记忆体技术和FPGA整合。 Stratix 10 DRAM SiP支援使用者以高功率效益的方式订制其工作负载,获得最大记忆体频宽。 Altera与数十家客户积极合作,在其下一代高阶系统中整合了这些DRAM SiP产品。

Altera的异质架构SiP产品使用Intel的嵌入式多晶片互联桥接(EMIB,Embedded Multi-Die Interconnect Bridge)技术来实现。 EMIB技术采用高性能、高密度矽晶片短桥接在单个封装中将多个晶片连接起来。 EMIB技术的晶片之间走线非常短,支援Altera以高性能价格比的方式建构异质架构SiP元件,与采用中介层的解决方案相比,性能更好,传输量更大,而功率消耗更低。

Altera企业策略和行销资深副总裁Danny Biran评论表示:「我们很多客户在系统中实现需要大量运算的任务时,面临最大的一个难题是如何支援越来越高的记忆体频宽需求,这些系统包括机器学习、大数据分析、影像识别、工作负载加速和8K视讯处理等。Altera在单个封装中同时实现了FPGA与宽频记忆体效能,在满足这些系统需求方面有自己的优势。还没有其他可程式设计解决方案在性能、功率效益和记忆体频宽上达到Stratix 10 DRAM SiP的水准。」

Altera的异质架构SiP策略是在单个封装中整合单颗FPGA和先进的元件,例如记忆体、处理器、类比、光学和各类硬式核心通讯协定等。 Altera高度整合的SiP产品将满足通讯、高性能运算、广播和军事领域高阶应用最严苛的性能和记忆体频宽需求。

在极小的外形封装中,SK海力士公司的宽频记忆体不但频宽高,而且功率消耗低于竞争的记忆体解决方案。宽频记忆体(HBM2,High-Bandwidth Memory)纵向堆叠了DRAM晶片,使用直通矽晶穿孔(TSV,through-silicon vias)和微凸块将其连接起来。在异质架构SiP中整合HBM2,这种实现方式让Altera能够将DRAM记忆体尽可能靠近FPGA晶片进行封装,进而缩短了走线长度,以最低功率消耗实现最大记忆体频宽。

高性能应用推动了业界对HBM2 DRAM技术的需求。 SK海力士美国技术行销副总裁Kevin Widmer表示:「达到每秒256GB频宽,每位元功率消耗降低66%,HBM2开辟了新应用领域,这在以前是不可想像的。在单个系统层级封装中整合高性能FPGA和HBM2,为高能源效益、宽频运算功能树立了重大的里程碑。」

客户现在可以使用快速前向编译性能评估工具启动其Stratix 10设计。 Altera将于2016年开始发售Stratix 10 FPGA和SoC,于2017年开始发售Stratix 10 DRAM SiP产品。 (编辑部陈复霞整理)

關鍵字: 异质架构系统层级封装  SiP  FPGA  SoC  记忆体频宽  Altera  SK海力士  SK Hynix  系統單晶片 
相关产品
AMD为成本敏感型边缘应用打造Spartan UltraScale+产品系列
PolarFire FPGA采用Microchip安全架构 通过英国国家网路安全中心审查
意法半导体STM32 USB PD微控制器现支援UCSI规范 加速Type-C应用接受度
莱迪思以Lattice Drive解决方案拓展软体产品 加速汽车应用开发
ST推出新工具链及套装软体 配合智慧惯性感测器简化边缘运算开发
  相关新闻
» 亚湾2.0以智慧科技领航国际 加速产业加值升级
» Intel成立独立FPGA公司Altera
» 高通执行长Cristiano Amon於COMPUTEX 2024 分享智慧装置上的生成式AI运算
» 应材及东北微电子联手 为MIT.nano??注200mm晶圆研制能力
» 国科会核准科学园区投资案 德商易格斯进驻中科拔头筹
  相关文章
» 使用PyANSYS探索及优化设计
» 隔离式封装的优势
» MCU新势力崛起 驱动AIoT未来关键
» 功率半导体元件的主流争霸战
» NanoEdge AI 解决方案协助嵌入式开发应用

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T0OZYSOSTACUK5
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw