半导体制造厂商意法半导体（ST）公布该公司的45nm（0.045微米）CMOS设计平台技术的相关信息，此平台可用来开发强调低功耗的无线与可携式消费性应用的下一代系统单芯片（SoC）产品。

与采用65nm技术的设计相比，ST创新的低功耗制程整合了多个阈值晶体管（threshold transistor），将芯片面积缩减一半。同时，新的制程将处理速度提高了20%；在正常工作模式下，可降低二分之一泄漏电流；在待机模式下，可降低几倍的泄漏电流。低功耗的优势将为可携式产品的研发人员带来极大的好处，因为电池的寿命是可携式产品设计的一项重要因素。

这个最先进的45nm低功耗CMOS平台已被用来完成或设计定案（tape-out）一个高整合度的45nm SoC展示芯片。这个芯片设计包含一个先进的双核CPU系统和相关的内存架构，这些CPU系统都展现45nm制程技术节点所拥有的先进低功耗技术，在这些技术下也将效能与极低功耗的结合提升至新的层级。

与其它已作好推出准备的45nm设计平台一样，ST的低功耗45nm制程具有高密度和高性能设计所需的所有先进模块功能。这些重要的模块包括：用于关键性图形层的193nm浸没式光刻（immersion lithography）技术、浅沟隔离（shallow-trench isolation）及晶体管应力（transistor stressor）技术、采用毫秒退火（millisecond anneal）技术的先进链接工程、超低K的内部铜层电介材料、能够降低互联机电容的技术。此外，还有两个 cell libraries：一个用于高性能的优化，另一个则是用于低功耗的优化；为研发计人员提供了丰富的设计选择。