账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 林佳穎报导】   2008年07月03日 星期四

浏览人次:【1901】

针对高性能数字讯号处理(DSP)设计,Altera发布具有第二代模型合成技术的DSP Builder工具版本8.0。该技术使DSP设计人员第一次能够自动产生采用高阶Simulink设计描述架构的时序优化RTL程序代码。借助这项新的DSP Builder特性,设计人员可在几分钟内即实现接近峰值FPGA性能的高性能设计;与手动优化HDL程序代码需要数小时甚至数天时间相比,大幅地提高了效能。

The MathWorks讯号处理和通讯市场总监Ken Karnofsky表示:「DSP Builder第二代采用模型架构的合成技术,在设计高性能DSP时,客户可以借助该技术使用Simulink做为建模、仿真和实施环境。此技术大量提升了设计人员在Altera FPGA上实现DSP功能时的效能。」

设计无线基地台多载波、多天线RF处理等实际应用中的多信道讯号处理数据通路时,新的DSP Builder第二代合成技术大幅提高了效能。DSP Builder工具自动加入串流阶级和缓存器,透过分时多任务技术产生高度优化的功能设计,例如数字升频(DUC)、降频(DDC)、峰值因子抑制(CFR)和数字预失真(DPD)等功能。这将可大幅地提高效能,使用户能够迅速完成系统层级设计,并针对载波带宽、载波数、天线和分区变化轻易调整设计。DSP Builder版本8.0提供了多天线、多载波WiMAX和WCDMA DUC与DDC设计等的设计实例。

Altera软件、嵌入式和DSP市场总监Chris Balough指出:「Altera不断地为FPGA设计效能设定标准,包括高性能DSP设计。DSP Builder版本8.0中包含的创新合成技术实现了时序推动的FPGA实施环境,帮助设计人员透过简单的按钮点选,便可获得他们需要的系统性能——并且效能提高了一个数量等级。」

關鍵字: DSP  altera  Ken Karnofsky  Chris Balough  微处理器 
相关产品
CEVA推出高效DSP架构满足5G-Advanced大规模计算需求
Moldex3D SYNC设计叁数优化加速自动化多组CAE分析
ST推出ISPU 加速Onlife时代来临
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
CEVA全新无线音讯平台 实现支援DSP功能的蓝牙音讯IP标准化
  相关新闻
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
» Pure Storage携手NVIDIA加快企业AI导入 以满足日益成长的需求
» ROHM推SOT23封装小型节能DC-DC转换器IC 助电源小型化
» 意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
» ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T1FDOYSSTACUK8
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw