Cadence Design Systems, Inc.宣布，其数位和客制/类比流程已获得台积电 N3 和 N4 制程技术的认证，以支持最新的设计规则手册 (DRM)。 Cadence 和台积电双方持续的合作，为台积电 N3 和 N4 制程提供了相应的制程设计套件 (PDK)，以加速行动、人工智慧和超大规模运算的创新。此外，共同的客户已经通过成功的流片(tapeout)验证了 Cadence流程和台积电制程技术的优势。

Cadence 与台积电紧密地合作，优化台积电先进的 N3 和 N4 制程技术的数位流程，以帮助客户实现功率、效能和面积 (PPA) 目标并加快上市时间。完整整合RTL到GDS 流程包括 Cadence Innovus 设计实现系统、Liberate 表征解决方案、Quantus 寄生萃取解决方案、Quantus 场求解器、Tempus 时序签核解决方案和 ECO 选项，以及 Voltus IC 电源完整性解决方案。此外，Cadence Genus合成解决方案和预测性 iSpatial 技术支持 N3 和 N4 制程技术。

数位全流程使客户能够通过多种能力成功地设计台积电的 N3 和 N4制程技术，包括：

‧高效处理大型设计库：在阈值电压和驱动强度的变化中，Cadence 流程有效地处理这些大型设计库，确保为日益复杂的设计提供最佳运行时间。

‧时序分析精准度： N3技术在库单元表征和静态时序分析(STA)期间需要更高的精准度。而Cadence 流程已得到增强，可满足所有 N3 时序特征和签核要求。

‧准确的功率签核：增加了对 N3 制程中所需的准确漏电计算和新 N3 单元的静态功耗计算的支持。 N3 功率计算的精准度，包括不同的功耗成份，例如开关功耗、内部和泄漏，已经在多个角落、温度和电压下得到验证。 Cadence流程符合所有N3电源签核的要求。

Cadence 持续与台积电工程师长期合作，提供全面的客制、类比、EM-IR 和混合讯号设计解决方案，解决在台积电N3和N4制程技术中设计客制和类比 IP 的挑战和复杂问题。通过此次合作，Virtuoso R设计平台、Spectre R模拟平台和 Voltus-Fi 客制电源完整性解决方案达到了最新的台积电N3和 N4的PDK要求。

N3和N4制程技术的客制流程使用以下设计解决方案：

‧Spectre 模拟平台：提供全面的时域和频域分析功能，包括交流、直流和瞬态模拟，重点是利用Voltus-Fi客制电源完整性解决方案管理大型设备和互连寄生网络、谐波平衡、噪声分析和EM-IR。

‧Virtuoso Schematic Editor ：提供设计捕捉并驱动 Virtuoso Layout Suite，实现原理图驱动的布局设计。

‧Virtuoso ADE Suite：与 Spectre X Simulator 整合以有效管理环境模拟、统计分析、设计中心化和电路优化。

‧Virtuoso Layout Suite EXL：为高效的布局实现提供了先进的布局环境，它利用独特的row-based的实现方法以及用于布局、布线、填充和虚拟插入的交互式辅助功能。

‧混合讯号实现流程：提供 Virtuoso 设计平台和 Innovus 实现系统之间的紧密整合，通过使用共用的混合讯号开放数据库，为混合讯号设计提供更强大的实现方法学，提高工程生产力。此外，Virtuoso 和 Spectre 平台已通过台积电 N3 和 N4 制程技术的认证。

台积电设计建构管理处副总裁Suk Lee表示：「通过与 Cadence 的持续合作，我们正在帮助客户通过我们先进的 N3 和 N4 制程技术的认证流程提高生产力。台积电和 Cadence 之间的共同努力使正在创建下一代行动、人工智慧和超大规模运算设计的客户能够轻松实现 PPA 目标并快速将差异化产品推向市场。」

Cadence资深副总裁暨数位与签核事业群总经理滕晋庆(Chin-Chi Teng)表示:「Cadence与台积电密切合作，我们的客户可以获得最先进的能力，利用台积电的 N3 和 N4 制程技术以及我们的数位流程和客制/模拟流程创建具有竞争力的设计。我们不断倾听我们共同客户的意见，以了解他们的实际设计要求，他们的宝贵意见使我们能够相应地调整完善我们的流程，进一步助力客户实现卓越的 SoC 设计。」