Altera公司近日发布Quartus II软件版本8.0，可支持公司的40-nm Stratix IV FPGA和HardCopy ASIC，与最相近的竞争软件相比，这一版本的Quartus II软件在高阶FPGA上平均快出两个速率等级，编译时间缩短了3倍。8.0版增加了新的效能特性，进一步巩固了Altera帮助FPGA设计人员获得最佳性能和效能的承诺。

在过去5年中，Quartus II软件的高阶FPGA编译时间在业界一直是最短的，平均每年缩短20%。客户在Windows平台上使用8.0版来设计Altera的65-nm Stratix III FPGA，与7.2版相比，编译时间最多缩短了多达50%，平均达到22%。在Linux平台上，编译时间则平均缩短30%以上。运用了多处理器服务器的设计，将在编译时间上更具优势，借助业界唯一由供货商提供的FPGA设计软件以及多处理器支持，编译时间平均还会降低20%。

为帮助设计人员进一步充分发挥渐进式编译的优势，Quartus II软件版本8.0提供了新的设计分区规划器。在建立渐进式编译设计分区过程中，交互式图形用户接口（GUI）可提供实时回馈，例如逻辑资源占用以及分区内时序通路等，帮助设计人员研究并迅速确定最有效的分区方案。

Altera软件、嵌入式和DSP市场总监Chris Balough评论表示：「在将产品推向市场的竞赛中，我们的客户一直强调FPGA设计效能的重要性。随着8.0版的发布，Altera的Quartus II软件有明显的效能优势，将可继续赢得客户的信任，现在，他们可以采用业界最先进的40-nm FPGA。」