Synplicity在美国加州圣荷西的嵌入式系统会议上宣布ReadyIP计划，此计划目标是着眼于简化FPGA系统设计中IP取得、评价和使用的流程；ReadyIP计划亦是一个提供完整FPGA设计实现的通用IP整合的安全流程，现有的用户能够藉由使用Synplicity的业界标准整合式合成环境如Synplify Pro或是 Synplify Premier的解决方案，在其FPGA设计中轻松实现和整合几个不同第三方厂商的IP。

ReadyIP所包含的关键因素，有利用标准IP加密技术与版权管理来简化系统评估过程；System Designer是一种独立不同的新技术并拥有整合独立IP的功能，同时亦是Synplicity电路合成解决方案的一部份；利用”只要按钮即可启动”的网络权限直接从Synplicity的FPGA设计环境获得第三方供货商的IP，利用SPIRIT Consortium的IP–XACT IP封装格式使来自不同管道的IP能够混合在一个系统中同时运作，当然包括利用公司内部自行开发的IP”。

Synplicity宣布ReadyIP计划已获得IP供应厂商的认同及支持；合作伙伴包括ARM， CAST，Gaisler Research，和Tensilica，在这个新的产业计划中成为创始会员。客户将可透过这项新计划从这些厂商获得经过筛选的加密IP，并可在多种不同的FPGA装置平台上实现。

Synplicity资深营销副总裁Andy Haines表示“Synplicity的ReadyIP计划不仅是首先提供广泛且容易的IP获取管道，同时也允许设计者在他们购买第三方IP之前可以很容易的测试。更重要的是，它可以让一家公司包装自己的IP，安全地授权出去，进而重复使用系统设计且在Synplicity的ReadyIP设计流程进行。我们非常高兴地欢迎ARM， CAST， Gaisler Research，Synopsys和Tensilica一起参与计划，这不仅是因为他们是主要的IP供货商，而且还是具有前瞻性的公司，他们的支持也提高设计团队的生产力。”