帳號:
密碼:
CTIMES/SmartAuto / 產品 /   
東芝採用靜電放電保護裝置適用於類比功率半導體
 

【CTIMES/SmartAuto 編輯部報導】   2016年06月24日 星期五

瀏覽人次:【3094】
  

東芝(Toshiba)公司成功研發出一款適用於類比功率半導體應用的靜電放電(ESD)保護裝置,產品採用先進的0.13μm製程技術製造,最佳化了電晶體結構,顯著提高了靜電放電特性。靜電放電保護穩固性提高多達四倍,標準差僅為傳統結構的十二分之一。3D模擬分析也有助於東芝發現一種機制,最佳化電晶體結構,提高靜電放電穩固性。東芝在2016年6月14日於捷克舉行的國際半導體研討會ISPSD2016上公布了這些創新成果。

新款靜電放電保護裝置平台嵌入CMOS、DMOS、雙極型電晶體等電晶體及電阻器和電容器等被動元件。 (Graphic: Business Wire)
新款靜電放電保護裝置平台嵌入CMOS、DMOS、雙極型電晶體等電晶體及電阻器和電容器等被動元件。 (Graphic: Business Wire)

注入來自人體或設備的靜電放電電湧,有可能毀壞半導體元件,因為靜電放電電流引起矽材內局部溫度上升。需要靜電放電保護元件來保護內部電路。這對需要施加 10V-100V電壓的類比功率半導體元件來說尤為重要,這些半導體元件需要高額定電壓。在這種情況下,靜電放電保護裝置必須確保大電流,進而導致晶片尺寸增大。縮小靜電放電保護裝置尺寸成為讓晶片更為緊湊的一個問題。

透過靜電放電事件3D模擬分析,東芝發現,流經最高電場點的電流導致晶格溫度上升,進而導致靜電放電誘發的破壞。修改電晶體結構,將漏極低電阻區延伸向源 極方向並抑制橫向矽電阻,將來自漏極底部的電流轉移向源極方向並從最高電場點將其分離。經發現,這一最佳化設計使靜電放電穩固性提高多達四倍,而標準差減少到十二分之一。此外,該裝置確保HBM +/-2000V(註)所需的尺寸減少了68%。

東芝利用0.13μm製程技術,提供先進的類比流程平台,可在該平台嵌入CMOS、DMOS、雙極型電晶體等電晶體以及電阻器和電容器等被動元件。使用者可從以下三個流程平台中選擇適用於每個應用的製程:BiCD-0.13主要用於汽車(DMOS最高可達100V);CD-0.13BL主要用於馬達控制驅 動器(DMOS最高可達60V)以及CD-0.13製程主要用於電源管理IC(DMOS最高可達40V)。

東芝計畫於2017年推出採用CD-0.13製程技術的產品並繼續積極將該製程技術推廣至其他流程平台,以提高靜電放電特性。

註:HBM(人體模型):指示靜電放電穩固性的參數之一

關鍵字: ESD(靜電放電保護裝置  類比功率半導體  東芝(Toshiba東芝(Toshiba電子邏輯元件  電源元件 
相關產品
Toshiba Launches 1200V Silicon Carbide MOSFET That Contributes to High-efficiency Power Supply
東芝針對車用ECU推出MOSFET閘極驅動器開關IPD
ST推出新款車用通訊保護元件 整合共模濾波器和ESD抑制功能
東芝推出驅動中高電流IGBT/MOSFT光耦合器
東芝推出PLC高速通訊的邏輯輸出光耦合器
相關討論
  相關新品
OMAP 4處理器
原廠/品牌:TI
供應商:TI
產品類別:CPU/MPU
iCEblink40-HX1K Evaluation Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
  相關新聞
» 工具機公會擁抱半導體神山 偕協會與法人衍化在地龍脈
» 國研院與Arm簽訂AI矽智財學研專案 推動IC設計創新成效
» ISSCC 2021國際固態電路研討會線上舉辦 台灣產研論文再創佳績
» 意法半導體公布第三季財報 季成長27.8%
» 因應百萬兆級運算挑戰 愛德萬新系統支援數位IC測試
  相關文章
» 無電池資產追蹤模組的先進監控系統
» 相位陣列波束成形IC簡化天線設計
» 非接觸式二維溫度量測系統
» 打造更美好的人工智慧晶片
» 選擇最佳化振動感測器 增進風力發電機狀態監測
  相關資源
» Power Management Solutions for Altera FPGAs

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw