CEVA宣佈推出世上功能最強大的DSP架構：Gen4 CEVA-XC。這款全新架構可為5G端點和無線存取網路(RAN)、企業存取點以及其他數十億位元低延遲應用所需的最複雜的平行處理工作負載，提供無與倫比的性能。

Gen4 CEVA-XC在強大的架構中統一了純量和向量處理的原理，可實現兩次的8路VLIW和前所未有的14,000位元資料級平行。它採用了在7nm製程節點下有1.8 GHz運作速率的先進深層管線架構，並以獨特的物理設計架構來實現完全可綜合的設計流程，以及創新的多執行緒設計。

這將可以讓處理器動態地被重新配置成為寬型的SIMD機器或劃分為較小的同時SIMD執行緒。Gen4 CEVA-XC架構還具有一個使用2048位元記憶體頻寬的新穎記憶體子系統，具有緊密關聯和緊耦合的一致記憶體，以支援高效的同時多執行緒(simultaneous multithreading)和記憶體存取。

Linley Group的資深分析師Mike Demler表示：「推動用於平行處理的DSP創新是CEVA業界領先的承諾，Gen4 CEVA-XC架構的推出正可彰顯出CEVA實踐此一承諾的決心。這款架構具有動態可重配置的多執行緒和高速設計，以及用於控制和算術處理的全面功能，為用於5G基礎架構和端點的ASIC和ASSP器件的普及發展奠定基礎。」

第一款建基於Gen4 CEVA-XC架構的處理器是多核心CEVA-XC16，這是有史以來速度最快的DSP核心，以快速部署各種形式的5G RAN架構為目標，包括開放式RAN(O-RAN)、基頻單元(BBU)聚合以及Wi-Fi和5G企業存取點。CEVA-XC16還適用於與基地台運作相關的大量訊號處理和AI工作負載。

CEVA-XC16在設計時已充分考慮了最新的3GPP規範，並且也充分利用了公司與領先無線基礎架構供應商合作開發其蜂巢式基礎架構ASIC的豐富經驗。CEVA前一代的CEVA-XC4500和CEVA-XC12 DSP現正在為4G和5G蜂巢式網路的運作提供動力，一家領先的無線器件供應商已將新型CEVA-XC16應用在其下一代的5G ASIC設計中。

CEVA-XC16提供高達1600 GOPS 的高平行度，可以將其重新配置為兩個單獨的平行執行緒。它們可以同時運行，共用具有快取記憶體一致性的L1資料記憶體，從而直接提升PHY控制處理的延遲和性能效率，而無需使用額外的CPU。與在擁擠區域連接大量使用者的單核心/單執行緒架構相比，這些全新概念設計將每平方毫米的性能提高了50%。對於大型核心叢集而言，這可節省35%的晶片面積，是定制式5G基地台晶片的典型情況。

CEVA副總裁兼行動寬頻業務部門總經理Aviv Malinovitch表示：「5G是一種具有多種成長向量的技術，橫跨消費性、工業、電訊和AI領域。應對這些碎片式而複雜的使用案例，需要全新的處理器思維和實踐。我們的Gen 4 CEVA-XC架構採用了這一全新的方法，憑藉突破性的創新和設計，實現了前所未有的DSP核心性能。CEVA-XC16 DSP是這項成就的例證，對於希望從不斷增長的5G Capex和Open RAN網路架構中獲益的OEM廠商和半導體供應商而言，CEVA-XC16 DSP還可大幅降低進入障礙。」