Mentor Graphics（明導國際）宣佈新的MentorEZ-VIP PCI Express可即時使用的驗證IP。這一新的驗證IP（VIP）可將ASIC和FPGA設計驗證的測試平臺整合時間減少多達10倍。

驗證IP旨在通過為常見協議和架構提供可複用構建模組來減少工程師構建驗證平臺所花費的時間。然而，即使是標準協議和常見架構，其配置和實現方法也可能會因設計而異。因此，傳統的VIP元件可能需要數天，甚至數周來準備模擬或模擬測試平臺。

「在移動、網路及伺服器SoC中使用ARMv8-A架構和ARM CoreLink快取記憶體一致性互連進行設計時，我們的合作夥伴可以選擇使用PCIe跟聯合體解決方案，」ARM系統和軟體組總監Jim Wallace表示：「ARM一直使用在Questa和Veloce上運行的Mentor PCIe VIP庫來驗證PCIe與ARM AMBA介面域之間的關鍵交互，以實現快速部署和準確的協議檢查。」

與傳統的驗證IP不同，Mentor的新PCIe EZ-VIP是「設計感知型」產品，可消除測試平臺整合過程中的多個耗時步驟。這使驗證工程師能夠更快地配置和實現過去繁瑣的設置任務，以直接產生高價值場景，從而將曾經需要數天或數周的過程減少到幾個小時。

PLDA的CTO Stephane Hauradou表示：「成為第一批快速為ASIC和驗證工程師開發並引進PCIe 3.0和PCIe 4.0控制器的提供商之一後，PLDA將通過矽驗證的XpressRICH3和XpressRICH4 IP與PCIe EZ-VIP相結合，為ASIC專案團隊提供一種可靠、可高度配置且易用的完整解決方案。」

「擁有易用且通過充分驗證的PCIe驗證IP對於我們的客戶來說非常重要。我們一直與Mentor合作，讓客戶通過我們的Expresso 3.0核心驗證其PCIe EZ-VIP，」Northwest Logic董事長Brian Daellenbach表示：「因此，客戶可以將Mentor PCIe VIP與我們通過矽驗證的PCI Express核心結合使用，來創建並驗證其具有高可信度的設計。」

Mentor的PCIe EZ-VIP包含適用於PCIe 1.0、2.0、3.0、4.0和mPCIe的串列和平行介面的已打包且易用的驗證環境，可用於驗證PHY、Root Complex和Endpoint設計。驗證計畫、相容性測試、測試序列和協議覆蓋率都作為SV和XML原始程式碼包含在內，從而允許簡單複用、擴展和調試。Mentor VIP元件還包含一整套協定驗證、錯誤碼嵌入和除錯功能。（編輯部陳復霞整理）