意法半導體（ST）於昨日（6/7）宣佈，針對設計研發最先進的網路特殊應用IC的32奈米技術平台已正式上市。這款全新32奈米系統單晶片設計平台，採用意法半導體的32LPH（低功耗高性能）製程，是首款採用32奈米塊狀矽的串列器-解串列器IP。

實現晶圓面積大於200mm2的超大ASIC設計，意法半導體全新的32奈米 32LPH ASIC設計平台具備高性能、高複雜性以及低功耗特性，同時降低每個功能模組的尺寸。該平台可加快針對企業網路、路由器、伺服器，以及光交換連結和無線基礎設施等，高性能應用的下一代網路ASIC晶片的研發速度。

意法半導體事業群副總裁暨網路與儲存產品事業部總經理Riccardo Ferrari表示，隨著32LPH設計平台的推出，意法半導體實現了下一代通訊基礎設施的應用概念，新一代通訊基礎設施需要高整合度ASIC晶片，以滿足不斷提高的性能要求，同時達到降低功耗和提高矽晶整合度的挑戰性目標。客戶對這個贏得重要設計的平台展現濃厚的興趣，使我們對平台的前景更充滿信心。

意法半導體SerDes IP模組S12，是一款擁有智慧財產權的關鍵元件。S12 IP模組對於研發網路ASIC晶片有關鍵性的影響，在網路設備設計內實現晶片對晶片、晶片對模組以及晶片對背板的通訊。採用意法半導體32LPH製程技術，的首款ASIC原型預計於2011年初上市並於2011年下半年開始量產。