CEVA發佈全新的通用型混合式DSP /控制器架構CEVA-BX，以滿足語音、視訊、通訊、感測和數位訊號控制應用中對數位訊號處理的新演算法需求。

CEVA-BX架構因可提供馬達控制和電氣化所需的通用型DSP功能，所以CEVA的市場範圍也將因此擴展到新興的汽車和工業市場。目前，傳統DSP和DSP協處理性能較低的MPU/MCU難以滿足這些市場的需求。

CEVA-BX採用的全新DSP架構結合了DSP核心的固有低功耗要求和大型控制編碼基底(control code base)的高級編程和緊湊代碼大小之要求。

CEVA-BX使用11級管線和5路VLIW微架構，提供了具有雙純量運算引擎、載入/儲存和程式控制的並行處理，速度達2 GHz，採用台積電(TSMC) 使用通用標準單元和記憶體編譯器的7nm製程節點。

CEVA-BX的指令集架構(ISA)支援廣泛用於神經網路推理、降噪和回聲消除的單指令多資料(SIMD)，及用於高精度感測器融合和定位演算法的半精度、單精度和雙精度浮點單元。

Linley Group 高級分析師Mike Demler表示：「消費產品、汽車、工業和醫療設備採用多感測器的設計越來越多，比如相機、麥克風、環境和運動探測器，這些感測器產生的資料在通過無線鏈路發送至雲之前，先要在設備上進行融合、解譯(interpret)和處理。要在邊緣器件處理這些負載很重的訊號處理工作負荷，需要高效率地結合控制和DSP功能。CEVA-BX的混合架構可為智慧設備提供出色的全面性能，免除了使用個別CPU和DSP輔助處理器的需要。 」

CEVA-BX採用先進微處理器架構的關鍵架構準則，比如可將C編譯器效率最大化的大型正交通用型暫存器組、可將分支開銷最小化的創新分支目標緩衝器(BTB)、可降低代碼迴路功耗的硬體迴路緩衝器、完全暫存記憶體子系統(fully cached memory subsystem)，以及針對所有標準C類型的原生支援。

CEVA-BX的CoreMark / MHz的分數為4.5，這反映出該架構具有出色的控制能力。CEVA-BX客戶可以使用CEVA-Xtend將專有ISA添加到架構中以加速專有的演算法，並利用CEVA的自動佇列和緩衝管理機制來整合輔助處理器和建立CEVA-BX核心群集。

CEVA行銷副總裁Moshe Sheier表示：「CEVA-BX架構提供高性能的混合架構，徹底改變了『通用型DSP』的概念，此架構是一種單一的運算孤島，適用於智慧聯網設備中常見的全部DSP和控制工作負載。CEVA-BX使用高級編程模型和並行處理，解決了舊有專用DSP和控制器的主要性能缺陷和編程時的困難之處。」

CEVA-BX最初提供兩種配置－具有單個32X32位元MAC和四個16X16位元MAC的CEVA-BX1；CEVA-BX2則具有四個32X32位元MAC和八進制16X16位元MAC，它們也能夠支援16x8位元和8x8位元MAC操作。

CEVA-BX2用於密集型工作負載，比如5G PHY控制、多麥克風波束成形和用於語音辨識的神經網路，處理性能可達每秒16 GMAC。CEVA-BX1用於中低端的DSP工作負載，比如蜂巢IoT、協定堆疊和永遠開啟的感測器的融合，處理性能可達每秒8 GMAC。

CEVA-BX系列使用專用的可信任執行模式來解決安全問題，以符合嚴格的安全標準。CEVA-BX系列配有全面的軟體發展工具鏈，包括高級LLVM編譯器、以Eclipse為基礎的除錯器、DSP和神經網路運算庫，以及神經網路框架支援，比如Android NN API、ARM NN和Tensorflow Lite，以及業界領先的即時作業系統(RTOS)選擇。