总的来说，一系列与时俱进的Bus规格标准，便是不断提升在计算机主机与接口设备之间，数据传输速度、容量与质量的应用过程。下面我们就简介几个重要的总线应用规格标准。 （1）PCI（Peripheral Component Interconnect） 1992年Intel推出PCIv1.0 Bus（Peripheral Component Interconnect）开启了PCI系列成为Bus主流的时代。PCI属于于局部总线（local bus）其中PCI系列包括： （A）一开始可支持32bits/33MHz、传输速度可提升至1Gbps的PCI Bus。 （B）1995年的PCI v2.0/v2.1，针对Pentium64位的寻址方式而设计，具备3.3V低电压与即插即用（Plug-and Play；PnP）的功能，每秒钟的最高数据传输速度为264MB。 （C）1999年PCI v2.2、Low Profile PCI、PCI-X、Mini-PCI等，被广泛应用在各种平台、Laptop、Desktop、Server和工业系统中，多以PCI做为内部数据传输总线，外部接口设备联机则采用USB、Firewire、PCMCIA、Cardbus或是Expresscard。PCI和PCI-X具有热插入（Hot Plugging）功能，是能让Server在不中断作业条件下进行维修服务的关键。 （D）还有为满足Server数据处理量，以PCI 2.2为基础，增加电源管理功能和热插入技术，并将速度提升至8.5Gbps（1GB/s，64bits/133MHz）的PCI-X1.0；2002年推出最高传输速度可达34Gbps（4.2GB/s，64bits/533MHz）的PCI-X2.0等等。 PCI能使接口设备直接联系计算机的中央处理单元，提升微处理器与接口设备之间的数据传输速度，亦即多点下传（Multi-Drop）的并行总线技术。PCI架构内含一个网桥，作为PCI local bus与CPU local bus、以及系统内存 bus之间的链接点。由于PCI独立于CPU之外，因此更换或升级CPU时，不会影响接口设备，也不必重新设计Bus。 （2）AGP（Accelerated Graphics Port） 倘若要在影音绘图等多媒体数据传输时，保证画质清晰与解析程度精细的质量，光靠PCI可能就有些捉襟见肘。1997年Intel所提出数据宽度为32 bits、频率为66 MHz 的AGP v1.0规格，以及目前推出传输速度率可达2.1GB/s（32bits/533MHz）的AGP 8x，就是专门针对绘图卡与显示适配器所设计，属于绘图芯片与微处理器之间的专属总线。 AGP的功能在于有效高速传输往返于微处理器与绘图芯片之间的影像信息，主要是因应越来越复杂高阶的3D游戏及应用软件，需要大量材质贴图（texture mapping）传输的需求。因此主板支持AGP，计算机影像讯号便可透过AGP专用信道在微处理器与绘图芯片间往返，不必与其他讯号共享PCI，传输速度自然加快，这就如同影像数据传输于AGP公交车专用道上，无须在其他PCI车道上与其他信息壅塞互斥一般。 随着多媒体应用的风行，AGP已成为Desktop或Laptop的基本设计。用户除利用AGP插槽安装显示适配器，更快速地将数据送至微处理器外，还能利用Unified Memory Architecture（UMA）技术将主存储器充当显示内存使用，减低高价的显示内存需求，这常会是玩家撙节支出的另类选择。 （3）PCI Express 随着诸多高速传输与无线通信接口设备的出现，传统PCI架构已无法应付诸如Fiber channel、Gigabit Ethernet、Serial ATA、Graphics等的多媒体应用；此外，附接接口设备愈多，PCI Bus为适应众多不同型态的接口设备传输接口，就会产生更多的噪音，这会使影音频号杂乱不清而降低Bus传输数据的质量。因此，主机制造业者与Bus零组件厂商期盼一个满足不同市场需求的通用型Bus标准界面，并能在速度、容量、质量各方面多元整合与提升效能，便是目前市场关注的焦点。 PCI Express（亦称 PCIe）就被视为可提供更高带宽、未来将广泛应用在Desktop、Mobile、Server等领域、取代传统PCI的最新接口。有别于PCI Bus多点下传（Multi-Drop）并行总线技术，PCI Express采取交换式（Switch）端对端（Peer-to-Peer）串行传输技术。PCI Express在传输数据的物理层是由一组单工信道（Lane）组成发送端（Tx）与接收端（Rx），每组PCI Express都能独立使用自己的信道与南桥芯片联系，不再是采取共享总线的架构；亦即PCI Express不同于PCI将带宽分配给Bus上所有设备使用，而是为主机系统中的每一个插槽提供专用的带宽，这不但免去数据传输互相干扰的问题，而且每个数据都有优先顺位处理的特权，因此PCI Express的传输架构就比传统的PCI Bus来得快。 之前PCI Express初期版本单一信道（Lane）的传输速度可达250MB/s，PCI Express x2 单向及双向的最大带宽分别 为每秒500MB 及 1000MB。目前PCI Express每个信道可提供2.5Gbps的传输带宽，且保持与传统PCI软件的向下兼容性，已超越市面上多数其他Bus效能。除此之外，搭配可随时修改Bus宽度的Scalability特性，使PCI Express可提供x1、x2、x4、x8、x12、x16及x32等弹性Bus宽度选择，其中均有不同的脚座设计，为了就是配合未来多媒体及高速传输的应用。以PCI Express x16为例，传输带宽高达4GB/s，超过AGP 8x的2.1GB/se将近一倍，就足以取而代之。 （4）OCB（On-Chip Bus） 当IC设计进入单芯片系统（System-on-a-Chip；SoC）设计时代后，大量的硅智财（SIP；Silicon Intellectual Property）就可被高度整合至单一芯片内。单芯片系统设计其中一个重大困难，便是各模块间的相互沟通。解决方法便是发展芯片上总线（On-Chip Bus；OCB）接口的规格，担负在单芯片系统中连接各模块的角。OCB亦成为现今SoC中IP整合阶段不可或缺的关键技术标准之一。 SoC高度整合的趋势发展意味着，更多的IP 核心被连接至OCB上，亦即更多的总线主控（Bus Master）IP被连接至OCB上。由于Bus Master之间互相竞争Bus使用权，衍生出可观的Bus使用权转换成本，还有众多Bus Master交错使用，导致Bus使用效率降低，使得从事SoC研发相关业者因无法实时获取Bus使用权而导致单芯片系统整合失败；或者SoC开发前期就须决定OCB相关设计参数如操作频率、Bus传输数据宽度及Bus阶层等细节，使得SoC细部前期设计常有大幅来回更改系统架构以致延迟开发时程的问题；加上为确保每个连接至OCB上之IP皆可遵守既定的Bus协议，避免有瑕疵接口设计的IP危及整个OCB系统的正常运作，以上种种因素均促使IT产官学研各界，开始设想是否应催生SoC Bus的共同规格标准。 VSIA（Virtual Socket Interface Alliance）曾针对OCB欲设想发展出共同的架构规格，不过SoC Bus规格标准之争目前正处百家争鸣的状态。例如IBM的processor local bus是属于阶层式的总线架构，其中包含processor local bus（PLB）、on-chip peripheral bus（OPB）、PLB仲裁器、OPB仲裁器以及PLB到OPB的连接桥；还有IBM的Core-Connect、Motorola的IP-bus under M-Core methodology、ARM的AMBA（Advanced Microcontroller Bus Architecture）、Altera的Avalon、以及VSIA的VSIA On-Chip Bus等等。以上这些总线规格若不是要收费，就是要取得授权，几乎无法免费自由使用，因此仍有推广局限。在Opencores（以Open Source的理念为基础推广IP程序设计的组织）中推荐的SoC Bus，是由Silicore Corporation 研发出来的Wishbone芯片上总线规格，无须授权且同时免费的开放性，便受到SoC设计业者的欢迎。