科技典故
 
 
簡介幾個重要的Bus規格標準
總的來說,一系列與時俱進的Bus規格標準,便是不斷提升在電腦主機與周邊設備之間,資料傳輸速度、容量與品質的應用過程。下面我們就簡介幾個重要的匯流排應用規格標準。
總的來說,一系列與時俱進的Bus規格標準,便是不斷提升在電腦主機與周邊設備之間,資料傳輸速度、容量與品質的應用過程。下面我們就簡介幾個重要的匯流排應用規格標準。 (1)PCI(Peripheral Component Interconnect) 1992年Intel推出PCIv1.0 Bus(Peripheral Component Interconnect)開啟了PCI系列成為Bus主流的時代。PCI屬於於區域匯流排(local bus)其中PCI系列包括: (A)一開始可支援32bits/33MHz、傳輸速度可提升至1Gbps的PCI Bus。 (B)1995年的PCI v2.0/v2.1,針對Pentium64位元的定址方式而設計,具備3.3V低電壓與隨插即用(Plug-and Play;PnP)的功能,每秒鐘的最高資料傳輸速度為264MB。 (C)1999年PCI v2.2、Low Profile PCI、PCI-X、Mini-PCI等,被廣泛應用在各種平台、Laptop、Desktop、Server和工業系統中,多以PCI做為內部資料傳輸匯流排,外部周邊設備連線則採用USB、Firewire、PCMCIA、Cardbus或是Expresscard。PCI和PCI-X具有熱插拔(Hot Plugging)功能,是能讓Server在不中斷作業條件下進行維修服務的關鍵。 (D)還有為滿足Server資料處理量,以PCI 2.2為基礎,增加電源管理功能和熱插拔技術,並將速度提升至8.5Gbps(1GB/s,64bits/133MHz)的PCI-X1.0;2002年推出最高傳輸速度可達34Gbps(4.2GB/s,64bits/533MHz)的PCI-X2.0等等。 PCI能使周邊設備直接聯繫電腦的中央處理單元,提昇微處理器與周邊設備之間的資料傳輸速度,亦即多點下傳(Multi-Drop)的平行匯流排技術。PCI架構內含一個橋接器,作為PCI local bus與CPU local bus、以及系統記憶體 bus之間的連結點。由於PCI獨立於CPU之外,因此更換或升級CPU時,不會影響周邊設備,也不必重新設計Bus。 (2)AGP(Accelerated Graphics Port) 倘若要在影音繪圖等多媒體資料傳輸時,保證畫質清晰與解析程度精細的品質,光靠PCI可能就有些捉襟見肘。1997年Intel所提出資料寬度為32 bits、頻率為66 MHz 的AGP v1.0規格,以及目前推出傳輸速度率可達2.1GB/s(32bits/533MHz)的AGP 8x,就是專門針對繪圖卡與顯示卡所設計,屬於繪圖晶片與微處理器之間的專屬匯流排。 AGP的功能在於有效高速傳輸往返於微處理器與繪圖晶片之間的影像資訊,主要是因應越來越複雜高階的3D遊戲及應用軟體,需要大量材質貼圖(texture mapping)傳輸的需求。因此主機板支援AGP,電腦影像訊號便可透過AGP專用通道在微處理器與繪圖晶片間往返,不必與其他訊號共用PCI,傳輸速度自然加快,這就如同影像資料傳輸於AGP公車專用道上,無須在其他PCI車道上與其他資訊壅塞互斥一般。 隨著多媒體應用的風行,AGP已成為Desktop或Laptop的基本設計。使用者除利用AGP插槽安裝顯示卡,更快速地將資料送至微處理器外,還能利用Unified Memory Architecture(UMA)技術將主記憶體充當顯示記憶體使用,減低高價的顯示記憶體需求,這常會是玩家撙節支出的另類選擇。 (3)PCI Express 隨著諸多高速傳輸與無線通訊周邊設備的出現,傳統PCI架構已無法應付諸如Fiber channel、Gigabit Ethernet、Serial ATA、Graphics等的多媒體應用;此外,附接周邊設備愈多,PCI Bus為適應眾多不同型態的周邊設備傳輸介面,就會產生更多的噪音,這會使影音訊號雜亂不清而降低Bus傳輸資料的品質。因此,主機製造業者與Bus零組件廠商期盼一個滿足不同市場需求的通用型Bus標準界面,並能在速度、容量、品質各方面多元整合與提升效能,便是目前市場關注的焦點。 PCI Express(亦稱 PCIe)就被視為可提供更高頻寬、未來將廣泛應用在Desktop、Mobile、Server等領域、取代傳統PCI的最新介面。有別於PCI Bus多點下傳(Multi-Drop)平行匯流排技術,PCI Express採取交換式(Switch)端對端(Peer-to-Peer)序列傳輸技術。PCI Express在傳輸資料的實體層是由一組單工通道(Lane)組成發送端(Tx)與接收端(Rx),每組PCI Express都能獨立使用自己的通道與南橋晶片聯繫,不再是採取共用匯流排的架構;亦即PCI Express不同於PCI將頻寬分配給Bus上所有設備使用,而是為主機系統中的每一個插槽提供專用的頻寬,這不但免去資料傳輸互相干擾的問題,而且每個資料都有優先順位處理的特權,因此PCI Express的傳輸架構就比傳統的PCI Bus來得快。 之前PCI Express初期版本單一通道(Lane)的傳輸速度可達250MB/s,PCI Express x2 單向及雙向的最大頻寬分別 為每秒500MB 及 1000MB。目前PCI Express每個通道可提供2.5Gbps的傳輸頻寬,且保持與傳統PCI軟體的向下相容性,已超越市面上多數其他Bus效能。除此之外,搭配可隨時修改Bus寬度的Scalability特性,使PCI Express可提供x1、x2、x4、x8、x12、x16及x32等彈性Bus寬度選擇,其中均有不同的腳座設計,為了就是配合未來多媒體及高速傳輸的應用。以PCI Express x16為例,傳輸頻寬高達4GB/s,超過AGP 8x的2.1GB/se將近一倍,就足以取而代之。 (4)OCB(On-Chip Bus) 當IC設計進入單晶片系統(System-on-a-Chip;SoC)設計時代後,大量的矽智財(SIP;Silicon Intellectual Property)就可被高度整合至單一晶片內。單晶片系統設計其中一個重大困難,便是各模組間的相互溝通。解決方法便是發展晶片上匯流排(On-Chip Bus;OCB)介面的規格,擔負在單晶片系統中連接各模組的角。OCB亦成為現今SoC中IP整合階段不可或缺的關鍵技術標準之一。 SoC高度整合的趨勢發展意味著,更多的IP 核心被連接至OCB上,亦即更多的匯流排主控(Bus Master)IP被連接至OCB上。由於Bus Master之間互相競爭Bus使用權,衍生出可觀的Bus使用權轉換成本,還有眾多Bus Master交錯使用,導致Bus使用效率降低,使得從事SoC研發相關業者因無法即時獲取Bus使用權而導致單晶片系統整合失敗;或者SoC開發前期就須決定OCB相關設計參數如操作頻率、Bus傳輸資料寬度及Bus階層等細節,使得SoC細部前期設計常有大幅來回更改系統架構以致延遲開發時程的問題;加上為確保每個連接至OCB上之IP皆可遵守既定的Bus協定,避免有瑕疵介面設計的IP危及整個OCB系統的正常運作,以上種種因素均促使IT產官學研各界,開始設想是否應催生SoC Bus的共同規格標準。 VSIA(Virtual Socket Interface Alliance)曾針對OCB欲設想發展出共同的架構規格,不過SoC Bus規格標準之爭目前正處百家爭鳴的狀態。例如IBM的processor local bus是屬於階層式的匯流排架構,其中包含processor local bus(PLB)、on-chip peripheral bus(OPB)、PLB仲裁器、OPB仲裁器以及PLB到OPB的連接橋;還有IBM的Core-Connect、Motorola的IP-bus under M-Core methodology、ARM的AMBA(Advanced Microcontroller Bus Architecture)、Altera的Avalon、以及VSIA的VSIA On-Chip Bus等等。以上這些匯流排規格若不是要收費,就是要取得授權,幾乎無法免費自由使用,因此仍有推廣侷限。在Opencores(以Open Source的理念為基礎推廣IP程式設計的組織)中推薦的SoC Bus,是由Silicore Corporation 研發出來的Wishbone晶片上匯流排規格,無須授權且同時免費的開放性,便受到SoC設計業者的歡迎。