低噪訊電子系統設計要領

2009年03月03日 星期二 【科技日報報導】
活動名稱: 低噪訊電子系統設計要領
開始時間: 三月二十七日(五) 09:30 結束時間: 三月二十七日(五) 16:30
主辦單位: 工研院產業學院
活動地點: 科技大樓-台北市和平東路二段106號6樓
聯絡人: 范玉茹 小姐 聯絡電話: (02)2737-7094
報名網頁: http://college.itri.org.tw/SeminarView1.aspx?no=23090442&msgno=303943
相關網址:

在電子系統的輸出裝置上,由噪訊所造成的問題相當令人不愉快,是設計工程師致力於解決的一大議題。噪訊的產生原因及類型十分多樣而複雜,它可能來自電路與電源線、射頻發射器的靜電或電磁偶合,或是相鄰電路的串音(Cross-talk)等等因素,工程師必須深入了解其成因才可能對症下藥。

�s�i

在此課程中將介紹電子系統在類比電路、射頻電路和數位系統中產生的噪訊成因及抑制要領:類比電路方面包括放大器噪訊模式及固態元件及電路中的噪訊;射頻電路方面包括RF噪訊成因、線性模式和量測方法,以及低噪訊放大器和相位噪訊;數位系統方面則將講解抖動(Jitter)、串音和基底偶合(Substrate Coupling)等重要設計議題。


關鍵字: 工研院產業學院