飛思卡爾重新定義嵌入式多重核心處理技術

2008年06月20日 星期五
【科技日報陳盈佑報導】

飛思卡爾半導體推出了QorIQ P4080多重核心處理器-這是一款先進的八核心通訊處理器,為嵌入式多核心領域的性能、功率效益及可編程能力方面,樹立了新的里程碑。

�s�i

飛思卡爾全新QorIQ產品線的指標性產品P4080多重核心處理器,使用45-奈米的製程技術。結合了先進的Power Architecture核心、三段式快取架構、創新的CoreNet晶片內建架構、以及可以在最高30瓦的功率範圍內提供極致效能的資料路徑(datapath)加速功能。

P4080單晶片系統具備八個先進的Power Architecture e500mc核心,頂級時脈可達1.5 GHz。每一個核心均配備自己專屬的128KB L2後端快取,並共享2MB的前端L3快取。該元件的最大特色,在於每一個處理器都彼此獨立,包括可以各自啟動或重設每一個e500mc核心。核心可以模擬成八組平行處理(SMP)的核心、或是八組完全不對稱處理(AMP)的核心,甚至還能夠組合SMP與AMP,以程度不等的獨立性運作。此外,核心也能各自執行不同的作業系統(OSes),甚至不需倚靠作業系統便能運作。

此外資料路徑加速架構(Datapath Acceleration Architecture,DPAA),既能提供高速網路的效能、又能降低軟體的複雜度。這個加速架構與核心協同合作,就能控管封包選徑、安全性、QoS,甚至檢驗封包內容,讓核心可以專注在加值服務及應用處理等作業上。CoreNet架構則解決了共用匯流排/記憶體架構下所引起的匯流排衝突、瓶頸及延遲問題。

QorIQ P4080使用了多種高速I/O技術,包括雙重10-Gbps乙太網路(XAUI)控制器、八組1-Gbps乙太網路(SGMII)控制器、三組最高速度可達5GHz的PCI Express v2.0控制器/連接埠、以及兩組最高速度可達3.125GHz的串列式RapidIO 1.2控制器/連接埠。

飛思卡爾網路和多媒體事業部資深副總裁暨總經理Lynelle McKay表示:「我們所推出的新款QorIQ P4080處理器,能夠因應目前巨幅成長的效能需求,卻不會對研發人員造成負擔。我們徹底檢討了第一代多重核心元件的各種問題後,成果就是P4080。透過突破性的新技術,並與事業伙伴密切合作,我們很肯定客戶可以獲得他們所需的一切,並充分運用本公司架構所帶來的優勢。」

QorIQ P4080能夠同時處理控制面、資料面及應用層級的處理作業。所適用的應用範圍包括交換器、企業級與服務供應商的路由器、媒體存取閘道器、基地台控制器、廣播網路控制器(RNC),以及廣泛應用在網路、電信、工業、軍用及航太等市場的通用嵌入式演算系統等等。

飛思卡爾與模擬軟體廠商Virtutech合作,製作了第一款混合模擬環境。這個環境融合了Virtutech的Simics模擬器的快速功能模式、以及QorIQ P4080處理器平台的詳盡功能模式,研發人員可以擁有一個準備就緒的模擬環境。透過混合模型,研發人員可以分隔核心及程式碼,進行各種場景模擬。他們也可以配置並啟動作業系統、同時為軟體進行開發、除錯及測試。這個測試環境也允許軟體設計師調節他們所撰寫的驅動程式、中介軟體及應用程式碼。

此外,飛思卡爾也在QorIQ P4080中針對除錯功能作了調整,並與事業伙伴合作,確保現有的工具能夠充份運用各種新功能。新的除錯功能包括以Aurora為基礎的高速追蹤、Nexus追蹤、內建的指令追蹤、監視點(watchpoint)觸發裝置、事件間(cross-event)觸發裝置、效能監控及其他由Power ISA所定義的除錯功能。這些功能促成了動態式的除錯,對於在不同核心的作業之間可能發生的複雜互動來說,將有助於讓一切都易於監測及分析。

QorIQ P4080同時也提供嶄新的嵌入式管理程序硬體分隔功能,讓系統設計師能夠確保任何CPU上執行的軟體,只能使用其有權使用的限定資源(記憶體、週邊等等)。嵌入式管理程序將運算資源的實體特性加以隱藏,藉此簡化研發過程。此外亦有助於多重作業系統之間的安全性及自主操作,並讓作業系統彼此共用處理器核心、記憶體、以及其他晶片內建功能之類的系統資源。管理程序同時也包括了分散式的週邊存取管理單元,能夠為系統中所有的匯流排主控提供定址轉換及存取控制。


關鍵字: 多重核心處理器   QorIQ   CoreNet   Lynelle McKay   電子邏輯元件