2021年09月09日 星期四	【科技日報陳玨報導】

因應5G、雲端服務、人工智慧（AI）及機器學習（ML）技術創新發展，資料中心的流量不斷成長，傳輸方面需要更強力的支援工具，例如路由器、交換器和線路卡需要更高的頻寬、連接埠密度及高達800 Gb乙太網路（GbE）的連線。為提供更高的頻寬，這些設計需要克服行業邁向112G（gigabits per second）PAM4串列器/解串器（SerDes）連接所帶來的訊號完整性挑戰，以順利支援最新的可插拔光學元件、系統背板和封包處理器。為克服這些挑戰，Microchip推出緊湊的1.6T（terabits per second）低功耗實體層（PHY）解決方案PM6200 META-DX2L。與首個terabit級PHY解決方案56G PAM4 META-DX1相比，新解決方案每個連接埠的功耗降低了35%。

META-DX2L透過轉換到112G PAM4介面速率，可讓路由器、交換器和線路卡的頻寬倍增。

The Linley Group網路業務首席分析師Bob Wheeler表示：「業界正朝向112G PAM4生態系統前進，以適應高密度交換、封包處理和光學需要。Microchip的META-DX2L經過優化，透過將線路卡與交換結構和多速率光學元件進行橋接，實現100 GbE、400 GbE和800 GbE連接，從而滿足業界最新需求。」

Microchip的META-DX2L乙太網PHY是一款工業溫度級元件，不僅具有高密度1.6T頻寬以及節省空間的尺寸，採用112G PAM4 SerDes技術，支援1至800 GbE的乙太網速率，具有連接的多功能性，可在各種應用中最大限度地重複使用設計。這些應用包括重新計時器、變速箱或反向變速箱以及無中斷的2:1多工器（Mux）。高度可配置的交叉點和變速箱功能充分利用了開關設備的I/O頻寬，實現支援各種可插拔光學元件的多速率卡所需的靈活連接。這款PHY的低功耗PAM4 SerDes使其能夠支援雲端資料中心、AI/ML計算叢集、5G和電信服務提供者基礎設施的下一代基礎設施介面速率，無論是透過長距離直接連接銅纜（DAC）、背板，還是連接到可插拔光學元件。

Microchip通訊業務部副總裁Babak Samimi表示：「在56G這代，我們推出業界首款terabit級PHY，即META-DX1，現在又推出了同樣具有變革意義的112G解決方案，為系統開發人員提供了解決當今雲端資料中心、5G網路和AI/ML計算擴展帶來的新挑戰所需的能力。透過在低功耗架構中提供高達1.6T的頻寬和最小的尺寸，META-DX2L PHY將市場現有解決方案的頻寬提高了一倍，同時也建立了功效的新標杆。」

META-DX2L採用業界最小的封裝尺寸，即23 x 30毫米（mm），能夠節省必要的空間，以提供超大規模企業和系統開發人員所要求的線路卡埠密度。首批META-DX2L元件預計將在2021年第四季提供樣品。