 |
ANSYS完成最新台积电5奈米FinFET制程技术认证 (2019.04.23)
台积电和ANSYS支援新世代应用电源完整性和可靠度多物理场解决方案
台积电（TSMC）和ANSYS（NASDAQ: ANSS）透过全新认证和完整半导体设计解决方案，帮助共同客户满足新世代行动、网路、5G、人工智慧 （AI）、云端和资料中心应用持续增长的创新需求 |
|
Mentor扩展可支援台积电5奈米FinFET与7奈米FinFET Plus 制程技术的解决方案 (2018.11.20)
Mentor今（20）天宣布其Mentor CalibreR nmPlatform 与Analog FastSPICE? (AFS?) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition? Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor扩展可支援台积电5/7奈米FinFET Plus 制程技术的解决方案 (2018.11.19)
Mentor今天宣布，该公司的Mentor Calibre nmPlatform 与Analog FastSPICE (AFS) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor强化支援台积电5nm、7nm制程及晶圆堆叠技术的工具组合 (2018.05.02)
Mentor宣布该公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多项工具已通过台积电(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus制程的认证，Mentor 亦宣布，已更新其 Calibre nmPlatform工具，可支援台积电的Wafer-on-Wafer (WoW)晶圆堆叠技术，这些 Mentor工具以及台积电的新制程将能协助双方共同客户更快地为高成长市场实现矽晶创新 |
|
ANSYS获颁三项台积电年度夥伴奖 (2017.11.08)
台积电 （TSMC）与ANSYS提供电源和可靠度分析解决方案，协助客户成功开发新一代行动、高效能运算和车用应用。台积电於今年的开放创新平台（Open Innovation Platform; OIP）生态系统论坛上颁发三项奖项给ANSYS，展现对ANSYS全方位解决方案的肯定 |
|
小米5s/5s Plus连袂出击 号称特色为搭载高通最强处理器 (2016.10.05)
小米于日前正式揭开最新款手机5s/5s Plus的神秘面纱。该两款手机皆采用行动晶片大厂高通至今最强处理器Snapdragon821，为这两款手机带来了强大的性能保证，从首创「无孔式」指纹辨识到拥有「人眼特性」的双镜头各具特色 |
|
Cadence数字与客制/模拟工具通过台积电10nm FinFET制程认证 (2015.04.13)
益华计算机（Cadence）的数字与客制/模拟工具软件已通过TSMC台积公司最新10奈米FinFET制程技术的设计参考手册（Design Rule Manual, DRM）与SPICE模型认证。
Cadence客制/模拟和数字设计实现与signoff工具已获台积电高效能参考设计认证，能够为客户提供在10nm FinFET制程上最快速的设计收敛 |
|
Cadence提供ARM高阶行动IP套装完整的开发环境 (2015.02.04)
益华计算机（Cadence）与安谋（ARM）合作推出一个完整的系统级芯片（SoC）开发环境，支持ARM全新的高阶行动IP套装，它采用最新ARM Cortex-A72处理器、ARM Mali-T880 GPU与ARM CoreLink CCI-500快取数据一致互连（Cache Coherent Interconnect；CCI）解决方案 |
|
Cadence数字解决方案协助创意电子完成1.8亿逻辑闸SoC设计 (2014.10.21)
创意电子采用Cadence Encounter数字设计实现系统在台积16奈米FinFET Plus制程完成首件量产设计定案
益华计算机（Cadence）与创意电子宣布，创意电子在台积电16nm FinFET Plus （16FF+）制程上，采用Cadence Encounter数字设计实现系统完成首件高速运算ASIC的设计定案（tape-out） |
