 |
Open-Silicon在ARM 雙核心Cortex-A9處理器達到2.2 GHz效能 (2012.11.15)
益華電腦(Cadence Design Systems, Inc.)宣布，Open-Silicon半導體設計與製造公司善用Cadence Encounter RTL-to-signoff流程的創新，在ARM 雙核心Cortex-A9處理器的28奈米硬化上達到2.2 GHz效能。
Open-Silicon運用以行動運算應用為目標的處理器核心專屬的最新Encounter Digital RTL-to-signoff產品，包括RTL Compiler-Physical (RC-Physical)與Encounter Digital Implementation (EDI)系統 |
 |
電子高峰會：降低功耗雜訊 EDA和ASIC有妙方 (2010.05.05)
當晶片設計從45奈米進入28/22奈米階段，無論是晶片設計前端或後端，降低功耗和雜訊的重要性，更加被ASIC和EDA廠商所重視。以往晶片封裝等級的電源整合設計還是不夠，現在從系統級晶片設計一開始，就要提供降低雜訊的解決方案，進一步全面關照電源、傳輸速度、電磁干擾以及散熱等晶片設計內容 |
|
三方合作 MIPS研發出新高效ASIC處理器設計 (2009.10.30)
Open-Silicon、MIPS、以及Virage Logic共同宣佈，成功開發一款測試晶片，展現建置高效能處理器系統的能力。此處理器測試晶片在1.1GHz的時脈速度，成功通過65奈米矽晶測試。同時，後續40奈米元件的開發也已開始進行，目標是要超過2.5GHz，並提供5000 DMIPS的效能 |
|
Open-Silicon採用MIPS核心來加速新ASIC設計上市 (2008.07.02)
數位家庭、無線通訊與企業應用的相關標準架構、處理器與類比智慧財產供應商MIPS Technologies公司與無晶圓廠晶片設計公司Open-Silicon公司宣布共同合作，協助Open-Siloson更快將客製化ASIC設計成果問世，讓其能為傳統晶片設計商與供應鏈模式提供更可靠、可預測及高成本效益的選擇方案 |
 |
掌握多媒體消費電子新商機 (2007.03.26)
2007年由Globalpress主辦、在美國加州Monterey所舉行的第五屆電子高峰會已經圓滿落幕。為期4天的會議當中，各家IC設計大廠決策者與技術代表，協同來自歐盟、美國與亞洲將近60名的新聞從業人員 |
|
Open-Silicon採用MIPS處理器核心 (2006.11.21)
數位消費性產品/網路/個人娛樂/通訊/商業應用市場標準處理器架構與核心的供應商MIPS宣佈無晶圓廠半導體ASIC公司－Open-Silicon採用MIPS32 24Kc Pro處理器核心，針對各種精密系統單晶片(SoC)開發先進的客製化ASIC解決方案，將協助ASIC研發業者簡化IP選擇與整合 |
