 |
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計 (2024.11.06)
新思科技持續與台積電密切合作，並利用台積電最先進的製程與3DFabric技術提供先進的電子設計自動化 (EDA)與IP解決方案，為AI與多晶粒設計加速創新。由於AI應用對運算的需求永不停歇，半導體產業需要跟上步伐 |
|
邁入70週年愛德萬測試Facing the future together! (2024.01.15)
愛德萬測試Advantest Corporation日前發布年度預測時，以「次世代高速ATE卡」、「HA1200晶粒級分類機與M487x ATC 2kW解決方案」、「記憶體測試產品線」等最新自動化測試與量測設備產品，全面符合今年最熱門產業之各類半導體設計和生產流程，包括5G通訊、物聯網 (IoT)、自駕車，以及包括人工智慧 (AI) 和機器學習在內之高效能運算 (HPC) 等 |
|
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台 (2023.11.02)
新思科技近日宣佈擴大與台積公司的合作，並利用支援最新3Dblox 2.0標準和台積公司3DFabric技術的全面性解決方案，加速多晶粒系統設計。新思科技多晶粒系統解決方案包括3DIC Compiler，這是一個從探索到簽核一元化的平台，可以為產能與效能提供最高等級的設計效率 |
|
Arm全面設計借助生態系力量擁抱客製晶片時代 (2023.10.18)
Arm 推出 Arm 全面設計（Arm Total Design），此一生態系將致力於順暢的提供採用Neoverse 運算子系統（CSS）的客製化系統單晶片（SoC）。Arm 全面設計結合了包括特殊應用IC （ASIC）設計公司、IP 供應商、電子設計自動化（EDA）工具供應商、晶圓廠與韌體開發商等業界領導企業，以加速並簡化 Neoverse CSS 架構系統的開發作業 |
|
西門子Tessent Multi-die方案 簡化和加速2.5D/3D IC可測試性設計 (2022.10.17)
隨著市場對於更小巧、更節能和更高效能的IC需求日益提升，IC設計界也面臨著嚴苛挑戰。西門子數位化工業軟體更在近日推出Tessent Multi-die軟體解決方案，協助客戶加快和簡化基於2.5D和3D架構的新一代複雜多晶粒設計的積體電路（IC）關鍵可測試性設計（DFT），促進 3D IC 成為主流應用 |
|
Ansys獲台積電2021年度開放創新平台（OIP）合作夥伴獎 (2021.11.28)
Ansys宣布，獲兩項台積電（TSMC）2021年度開放創新平台（Open Integration Platform；OIP）合作夥伴獎，包括共同開發4奈米（nm）設計基礎架構和共同開發3DFabric設計解決方案。
年度共同夥伴獎肯定台積電開放創新平台 (OIP) 生態系統合作夥伴在過去一年對支援新世代設計的卓越貢獻 |
|
愛德萬推出新款通道卡大幅提升複雜SoC高品質測試高效涵蓋率 (2021.11.09)
現今許多複雜的系統單晶片(SoC)元件、微處理器、圖形處理器與AI加速器都整合了高速數位介面，譬如USB或PCIe。愛德萬測試(Advantest)最新Link Scale系列數位通道卡是專為V93000平台設計，能夠針對先進半導體進行基於軟體的功能測試與USB / PCI Express (PCIe) SCAN測試 |
 |
打造生態系 小晶片捲起半導體產業一池春水 (2021.05.05)
大型半導體廠商正在開創出屬於自己的半導體小晶片生態系統。而小規模企業最大的挑戰仍是在於現成小晶片設計上的可用性。 |
|
Mentor高密度先進封裝方案 通過三星Foundry封裝製程認證 (2020.12.01)
Mentor, a Siemens business宣佈其高密度先進封裝（HDAP）流程已獲得三星Foundry的MDI（多晶粒整合）封裝製程認證。Mentor和西門子Simcenter軟體團隊與三星Foundry密切合作，開發了原型製作、建置、驗證和分析的參考流程，提供先進多晶粒封裝的完備解決方案 |
|
支援系統-技術偕同最佳化的3D技術工具箱 (2019.08.19)
系統-技術偕同最佳化（TCO）—透過3D整合技術支援—被視為延續微縮技術發展之路的下一個「開關」。 |
|
ANSYS獲台積電SoIC先進3D晶片堆疊技術認證 (2019.04.25)
ANSYS針對台積電 （TSMC） 創新系統整合晶片 （TSMC-SoIC） 先進3D晶片堆疊技術開發的解決方案已獲台積電認證。SoIC是一種運用Through Silicon Via （TSV） 和chip-on-wafer接合製程，針對多晶粒堆疊系統層級整合的先進互連技術，對高度複雜、要求嚴苛的雲端和資料中心應用而言，能提供更高的電源效率和效能 |
|
Ultra-Fine Pitch高速多晶粒測試介面 將成10奈米以下晶圓最佳測試方案 (2019.03.22)
隨著終端電子產品高效能及低功耗訴求，採用先進製程技術之產品日益增多，當製程技術演進至10奈米以下，相對地為IC良率把關之晶圓測試介面更顯重要，檢測技術也需隨之提升 |
|
ANSYS針對台積電先進封裝技術拓展解決方案 (2018.05.11)
台積電（TSMC）已針對其晶圓堆疊（Wafer on Wafer；WoW）和CoWoS（Chip on Wafer on Substrate）先進封裝技術，認證ANSYS RedHawk、ANSYS RedHawk-CTA、和ANSYS CSM。
這些解決方案包含晶粒和封裝萃取（extraction）的共同模擬（co-simulation）和共同分析（co-analysis）、電源和訊號完整性分析、電源和訊號電子飄移（signal EM）分析、以及熱分析 |
|
優化TSMC InFO封裝技術 Cadence推出全面整合設計流程 (2017.03.31)
為提供行動通訊及物聯網（IoT）應用的設計及分析能力和跨晶粒（Cross-die）互動建模，全球電子設計廠商益華電腦（Cadence）宣佈針對台積公司先進晶圓級整合式扇出（InFO）封裝技術推出更優化的全面整合設計流程 |
|
2.5D堆疊技術！賽靈思推出全球最高容量FPGA (2011.10.26)
美商賽靈思(XILINX)利用首創的2.5D堆疊式矽晶互聯技術，推出全球最高容量的FPGA－Virtex-7 2000T，超越摩爾定律對單顆28奈米FPGA邏輯容量的限制。
Virtex-7 2000T是首款採用2.5D IC堆疊技術的應用 |
 |
賽靈思推出突破性堆疊式矽晶互連技術 (2010.11.02)
美商賽靈思（Xilinx）於日前宣佈，推出首創的堆疊式矽晶互連技術，Xilinx表示，該項技術將帶來突破性的容量、頻寬、以及省電性，將多個FPGA晶粒整合到一個封裝，以滿足各種需要大量電晶體與高邏輯密度的應用需求，並帶來可觀的運算與頻寬效能 |
|
KLA-Tencor延伸WPI技術優勢至所有類型光罩 (2008.10.20)
KLA-Tencor推出最新「晶圓平面光罩檢測 (Wafer Plane Inspection，WPI)」技術中，晶粒至資料庫 (die-to-database) 的版本。WPI 技術可讓頂尖的邏輯及晶圓廠光罩製造商，在檢測光罩缺陷的過程中，同時評估這些缺陷是否可能印刷到晶圓上 |
|
大中華區半導體產業的商機與轉機 (2007.08.21)
半導體產業近幾年持續高度發展，許多新標準、新技術持續推出，且隨製程不斷更新，產業分工不斷演進，已建立了一定的經濟規模。展望未來，亞太地區也將成為半導體產業最大的消費市場 |
|
Spansion 新系列無線方案上市 (2004.05.25)
Spansion公司今日宣布推出兩套全新快閃記憶體系列元件，採用的是110奈米浮置閘極技術，並正式進入量產階段。此系列新產品將大幅提昇現有無線設計方案之價格效能比，預計將能滿足AMD(NYSE:AMD)與Fujitsu(TSE:6702)其廣大客戶之需求 |
|
半導體封裝材料價格全面上揚 (2004.03.02)
工商時報報導，封裝市場景氣蓬勃使封裝材料供給吃緊，銅、鎳等國際金屬價格近來又節節上漲，為反映不斷墊高的原物料成本，封裝材料已全面調漲。除塑膠閘球陣列（PBGA）基板將上調5％價格外，應用在中、低階封裝產品線的導線架材料，也決定跟進調漲10％至20％不等 |
