 |
新思科技与台积电合作 实现数兆级电晶体AI与多晶粒晶片设计 (2024.11.06)
新思科技持续与台积电密切合作，并利用台积电最先进的制程与3DFabric技术提供先进的电子设计自动化 (EDA)与IP解决方案，为AI与多晶粒设计加速创新。由於AI应用对运算的需求永不停歇，半导体产业需要跟上步伐 |
|
迈入70周年爱德万测试Facing the future together! (2024.01.15)
爱德万测试Advantest Corporation日前发布年度预测时，以「次世代高速ATE卡」、「HA1200晶粒级分类机与M487x ATC 2kW解决方案」、「记忆体测试产品线」等最新自动化测试与量测设备产品，全面符合今年最热门产业之各类半导体设计和生产流程，包括5G通讯、物联网 (IoT)、自驾车，以及包括人工智慧 (AI) 和机器学习在内之高效能运算 (HPC) 等 |
|
新思科技与台积电合作 在N3制程上运用从探索到签核的一元化平台 (2023.11.02)
新思科技近日宣布扩大与台积公司的合作，并利用支援最新3Dblox 2.0标准和台积公司3DFabric技术的全面性解决方案，加速多晶粒系统设计。新思科技多晶粒系统解决方案包括3DIC Compiler，这是一个从探索到签核一元化的平台，可以为产能与效能提供最高等级的设计效率 |
|
Arm全面设计借助生态系力量拥抱客制晶片时代 (2023.10.18)
Arm 推出 Arm 全面设计（Arm Total Design），此一生态系将致力於顺畅的提供采用Neoverse 运算子系统（CSS）的客制化系统单晶片（SoC）。Arm 全面设计结合了包括特殊应用IC （ASIC）设计公司、IP 供应商、电子设计自动化（EDA）工具供应商、晶圆厂与韧体开发商等业界领导企业，以加速并简化 Neoverse CSS 架构系统的开发作业 |
|
西门子Tessent Multi-die解决方案 简化和加速2.5D/3D IC可测试性设计 (2022.10.17)
随着市场对於更小巧、更节能和更高效能的IC需求日益提升，IC设计界也面临着严苛挑战。西门子数位化工业软体更在近日推出Tessent Multi-die软体解决方案，协助客户加快和简化基於2.5D和3D架构的新一代复杂多晶粒设计的积体电路（IC）关键可测试性设计（DFT），促进 3D IC 成为主流应用 |
|
Ansys获台积电2021年度开放创新平台（OIP）合作伙伴奖 (2021.11.28)
Ansys宣布，获两项台积电（TSMC）2021年度开放创新平台（Open Integration Platform；OIP）合作伙伴奖，包括共同开发4奈米（nm）设计基础架构和共同开发3DFabric设计解决方案。
年度共同伙伴奖肯定台积电开放创新平台 (OIP) 生态系统合作伙伴在过去一年对支援新世代设计的卓越贡献 |
|
爱德万推出新款通道卡大幅提升复杂SoC高品质测试高效涵盖率 (2021.11.09)
现今许多复杂的系统单晶片(SoC)元件、微处理器、图形处理器与AI加速器都整合了高速数位介面，譬如USB或PCIe。爱德万测试(Advantest)最新Link Scale系列数位通道卡是专为V93000平台设计，能够针对先进半导体进行基于软体的功能测试与USB / PCI Express (PCIe) SCAN测试 |
 |
打造生态系 小晶片卷起半导体产业一池春水 (2021.05.05)
大型半导体厂商正在开创出属於自己的半导体小晶片生态系统。而小规模企业最大的挑战仍是在於现成小晶片设计上的可用性。 |
|
Mentor高密度先进封装方案 通过三星Foundry封装制程认证 (2020.12.01)
Mentor, a Siemens business宣布其高密度先进封装（HDAP）流程已获得三星Foundry的MDI（多晶粒整合）封装制程认证。Mentor和西门子Simcenter软体团队与三星Foundry密切合作，开发了原型制作、建置、验证和分析的叁考流程，提供先进多晶粒封装的完备解决方案 |
|
支援系统-技术偕同最佳化的3D技术工具箱 (2019.08.19)
系统-技术偕同最佳化（TCO）—透过3D整合技术支援—被视为延续微缩技术发展之路的下一个「开关」。 |
|
ANSYS获台积电SoIC先进3D晶片堆叠技术认证 (2019.04.25)
ANSYS针对台积电 （TSMC） 创新系统整合晶片 （TSMC-SoIC） 先进3D晶片堆叠技术开发的解决方案已获台积电认证。SoIC是一种运用Through Silicon Via （TSV） 和chip-on-wafer接合制程，针对多晶粒堆叠系统层级整合的先进互连技术，对高度复杂、要求严苛的云端和资料中心应用而言，能提供更高的电源效率和效能 |
|
Ultra-Fine Pitch高速多晶粒测试介面 将成10奈米以下晶圆最隹测试方案 (2019.03.22)
随着终端电子产品高效能及低功耗诉求，采用先进制程技术之产品日益增多，当制程技术演进至10奈米以下，相对地为IC良率把关之晶圆测试介面更显重要，检测技术也需随之提升 |
|
ANSYS针对台积电先进封装技术拓展解决方案 (2018.05.11)
台积电（TSMC）已针对其晶圆堆叠（Wafer on Wafer；WoW）和CoWoS（Chip on Wafer on Substrate）先进封装技术，认证ANSYS RedHawk、ANSYS RedHawk-CTA、和ANSYS CSM。
这些解决方案包含晶粒和封装萃取（extraction）的共同模拟（co-simulation）和共同分析（co-analysis）、电源和讯号完整性分析、电源和讯号电子飘移（signal EM）分析、以及热分析 |
|
优化TSMC InFO封装技术 Cadence推出全面整合设计流程 (2017.03.31)
为提供行动通讯及物联网（IoT）应用的设计及分析能力和跨晶粒（Cross-die）互动建模，全球电子设计厂商益华电脑（Cadence）宣布针对台积公司先进晶圆级整合式扇出（InFO）封装技术推出更优化的全面整合设计流程 |
|
2.5D堆栈技术！赛灵思推出全球最高容量FPGA (2011.10.26)
美商赛灵思(XILINX)利用首创的2.5D堆栈式硅晶互联技术，推出全球最高容量的FPGA－Virtex-7 2000T，超越摩尔定律对单颗28奈米FPGA逻辑容量的限制。
Virtex-7 2000T是首款采用2.5D IC堆栈技术的应用 |
 |
赛灵思推出突破性堆栈式硅晶互连技术 (2010.11.02)
美商赛灵思（Xilinx）于日前宣布，推出首创的堆栈式硅晶互连技术，Xilinx表示，该项技术将带来突破性的容量、带宽、以及省电性，将多个FPGA晶粒整合到一个封装，以满足各种需要大量晶体管与高逻辑密度的应用需求，并带来可观的运算与带宽效能 |
|
KLA-Tencor延伸WPI技术优势至所有类型光罩 (2008.10.20)
KLA-Tencor推出最新「晶圆平面光罩检测 (Wafer Plane Inspection，WPI)」技术中，晶粒至数据库 (die-to-database) 的版本。WPI 技术可让顶尖的逻辑及晶圆厂光罩制造商，在检测光罩缺陷的过程中，同时评估这些缺陷是否可能印刷到晶圆上 |
|
大中华区半导体产业的商机与转机 (2007.08.21)
半导体产业近几年持续高度发展，许多新标准、新技术持续推出，且随制程不断更新，产业分工不断演进，已建立了一定的经济规模。展望未来，亚太地区也将成为半导体产业最大的消费市场 |
|
Spansion 新系列无线方案上市 (2004.05.25)
Spansion公司今日宣布推出两套全新闪存系列组件，采用的是110奈米浮置闸极技术，并正式进入量产阶段。此系列新产品将大幅提升现有无线设计方案之价格效能比，预计将能满足AMD(NYSE:AMD)与Fujitsu(TSE:6702)其广大客户之需求 |
|
半导体封装材料价格全面上扬 (2004.03.02)
工商时报报导，封装市场景气蓬勃使封装材料供给吃紧，铜、镍等国际金属价格近来又节节上涨，为反映不断垫高的原物料成本，封装材料已全面调涨。除塑料闸球数组（PBGA）基板将上调5％价格外，应用在中、低阶封装产品线的导线架材料，也决定跟进调涨10％至20％不等 |
