账号:
密码:
CTIMES / 益華電腦
科技
典故
从单一控制到整合应用──浅论芯片组的发展历程

高度整合的芯片组不过是这几年才发生的事,如果说CPU是计算机的脑部,Chipsets就可算是计算机的心脏了。
EDA跨入云端环境新时代 (2019.09.11)
全球主要EDA供应业者,已经开始将一部分的IC设计工具,透过提供云端设计或验证的功能。并且未来可能针对各种不同领域或产业、制品技术等,都能够透过云端来完成所需要的
AI与云端平台正在改变EDA设计流程 (2019.08.13)
EDA大厂益华电脑(Cadence)今日在新竹举行年度使用者大会CDN LIVE 2019,包含台积电、联电、三星、罗德方格、联发科、联咏、立??、智原、创意电子等一线的半导体业者皆与会,分享最新的半导体设计技术与应用趋势
Cadence与国研院晶片中心合作 加速AI晶片设计与验证 (2018.03.22)
为提升台湾人工智慧(AI)研发能量并加速产业开枝散叶,全球电子设计创新厂商益华电脑(Cadence Design Systems, Inc.)与国家实验研究院晶片系统设计中心(CIC)共同宣布将强化合作关系,透过提供设计验证加速模拟平台,以及共同建置的SoC设计及验证环境,协助学界将研发成果与产业效益连结
海思采用Cadence Tensilica Vision P6 DSP为华为手机处理器 (2017.11.22)
益华电脑(Cadence Design Systems, Inc.)宣布全球无晶圆厂半导体及IC设计公司海思半导体采用Cadence Tensilica Vision P6 DSP,於其华为最新Mate 10系列手机的10奈米Kirin 970行动应用处理器
Cadence获得台积公司7nm制程技术认证 (2017.04.06)
Cadence已就采用7nm制程节点的旗舰DDR4 PHY成功下线,并持续为台积公司7nm制程开发完整设计IP组合 益华电脑(Cadence)宣布与台积公司(TSMC)取得多项合作成果,进一步强化针对行动应用与高效能运算(HPC)平台上7nm FinFET设计创新
优化TSMC InFO封装技术 Cadence推出全面整合设计流程 (2017.03.31)
为提供行动通讯及物联网(IoT)应用的设计及分析能力和跨晶粒(Cross-die)互动建模,全球电子设计厂商益华电脑(Cadence)宣布针对台积公司先进晶圆级整合式扇出(InFO)封装技术推出更优化的全面整合设计流程
Cadence推出Sigrity 2017 快速实现PCB电源完整性签核 (2017.02.10)
全球电子设计创新厂商益华电脑(Cadence)推出Sigrity 2017技术产品组合,导入多项有助于加速PCB电源及讯号完整性签核的重要功能。新版Cadence Sigrity产品组合的功能包括Allegro PowerTree拓朴检视及编辑器,帮助设计人员在设计周期中尽早快速评估供电决定
Cadence推出Sigrity 2017 快速实现PCB电源完整性签核 (2017.02.10)
全球电子设计创新厂商益华电脑(Cadence)推出Sigrity 2017技术产品组合,导入多项有助于加速PCB电源及讯号完整性签核的重要功能。新版Cadence Sigrity产品组合的功能包括Allegro PowerTree拓朴检视及编辑器,帮助设计人员在设计周期中尽早快速评估供电决定
Cadence荣登2016年大中华区三十大最佳职场之列 (2017.01.20)
全球电子设计创新厂商益华电脑(Cadence)宣布该公司荣膺最佳职场研究所(Great Place to Work Institute)评选为大中华区三十大最佳职场之一。 Cadence从超过130家来自大中华区的参与评选企业中脱颖而出,并且连续第二年获得「大中华区最佳职场」荣衔
Cadence荣登2016年大中华区三十大最佳职场之列 (2017.01.20)
全球电子设计创新厂商益华电脑(Cadence)宣布该公司荣膺最佳职场研究所(Great Place to Work Institute)评选为大中华区三十大最佳职场之一。 Cadence从超过130家来自大中华区的参与评选企业中脱颖而出,并且连续第二年获得「大中华区最佳职场」荣衔
Cadence率先提供蓝牙Bluetooth 5验证IP (2017.01.12)
益华电脑(Cadence)为Bluetooth 5提供Cadence验证IP (VIP),这是为最新版蓝牙技术所提供的VIP。 Bluetooth 5以提升八倍的资料传送能力、四倍长的范围和加倍的低功耗装置连线速度,提供无缝的短距行动连接
『后摩尔时代 翻转智能新未来』技术论坛会后报导 (2016.11.17)
『后摩尔时代 翻转智能新未来---半导体智能前瞻技术论坛』邀请在科技业举足轻重的指标性大厂,来分析技术趋势,同时对智能化的发展提出建言。
Cadence加速ARM Cortex-M23及M33处理器的设计实现与签核 (2016.10.26)
商益华电脑(Cadence)推出专为ARM Cortex-M23及Cortex-M33处理器打造的Cadence快速采用套件(RAK),协助业界开发安全的物联网(IoT)应用。 Cadence RAK包含完整的数位实施与签核流程,设计人员可据此以快速有效的方式创建低功耗Cortex-M23及Cortex-M33 装置,缩短产品上市时间
CDNLIVE 2016会后报导 (2016.09.20)
盛夏八月,一年一度的CDNLIVE假新竹的国宾大饭店盛大举行,今年的与会人数逼近800大关,再次打破了历年的记录。
CDNLive Taiwan 2016 (2016.08.16)
CDNLive Taiwan 2016 内容包括: 论文演讲、技术演示、市场趋势专题演讲、厂商展示与商机交流。 从晶片设计到系统整合,不管您从事哪个设计领域,本次活动都将是一个绝佳的交流机会
智原科技采用Cadence OrbitIO与SiP布局工具大幅节省封装设计时程 (2016.06.24)
益华电脑(Cadence)宣布,ASIC设计服务、SoC暨IP研发销售厂商智原科技(Faraday Technology)采用Cadence OrbitIO Interconnect Designer(互连设计器)及Cadence SiP布局工具,相较于先前封装设计流程节省达六成时间
智原科技采用Cadence OrbitIO与SiP布局工具大幅节省封装设计时程 (2016.06.24)
益华电脑(Cadence)宣布,ASIC设计服务、SoC暨IP研发销售厂商智原科技(Faraday Technology)采用Cadence OrbitIO Interconnect Designer(互连设计器)及Cadence SiP布局工具,相较于先前封装设计流程节省达六成时间
[ARM Tech Day]DesignStart计画再延伸 ARM与客户关系更密切 (2016.06.16)
在ARM在今年COMPUTEX陆续发布了新一代的CPU核心Cortex-A73与GPU核心Mali-G71后,为了能让大陆市场了解更多相关细节与市场策略,ARM在COMPUTEX结束后,紧接着在北京举办Tech Day,CTIMES也受邀前往参加,为各位读者发布更多相关报导
智原科技采用Cadence OrbitIO与SiP布局工具节省封装设计时程 (2016.05.06)
全球电子设计创新厂商益华电脑(Cadence)宣布,ASIC设计服务、SoC暨IP研发销售厂商─智原科技(Faraday Technology)采用Cadence OrbitIO互连设计器及Cadence SiP布局工具,相较于先前封装设计流程节省达六成时间
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球电子设计创新厂商益华电脑(Cadence)推出下一代Virtuoso平台,可为设计人员提供10倍的跨平台效能与容量提升。此平台包含在Cadence Virtuoso类比设计环境(Virtuoso Analog Design Environment, ADE)中新增技术,并为Cadence Virtuoso布局套件提供增强功能,以因应汽车安全、医疗装置与物联网(IoT)应用等需求

  十大热门新闻
1 AI与云端平台正在改变EDA设计流程

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw