 |
IP授权崛起 EDA深耕验证市场 (2015.10.13)
近年来，EDA业者都认定了验证流程是相当重要的市场，
理由在于众家晶片业者所投入的成本也愈来愈高，
背后的原因在于IP授权业者的兴起，
再加上先进制程的缘故所导致 |
|
IP授权与EDA 合作大于竞争 (2015.10.12)
随着ARM在半导体IP授权市场取得巨大成功后，EDA（电子设计自动化）业者们，如新思科技与Cadence（益华电脑）等两大领导业者，在近年来不断在该市场亦有不少动作，像是推出新的处理器核心或是采取并购策略等，使得这两年来的市场有着不少的变化 |
 |
新款Cadence Tensilica Vision P5 DSP能高效实现4K行动影像应用 (2015.10.08)
益华电脑(Cadence Design Systems)发表新款Cadence Tensilica Vision P5数位讯号处理器(DSP)，为高效能视觉/影像DSP核心。与前一代的IVP-EP影像和视讯DSP相比，新款影像与视觉DSP核心在执行视觉作业时，最高可提升13倍的效能，并减少约5倍的功率使用 |
|
新款Cadence Tensilica Vision P5 DSP能高效实现4K行动影像应用 (2015.10.08)
益华电脑(Cadence Design Systems)发表新款Cadence Tensilica Vision P5数位讯号处理器(DSP)，为高效能视觉/影像DSP核心。与前一代的IVP-EP影像和视讯DSP相比，新款影像与视觉DSP核心在执行视觉作业时，最高可提升13倍的效能，并减少约5倍的功率使用 |
 |
[专栏]Wi-Fi晶片的换核趋向 (2015.10.06)
2004年ZigBee标准缸推动时,就标榜它的运算负荷很小,只要8位元的8051核心就可以实现ZigBee通讯的发送,不需要到32位元的ARM核心,而蓝牙因为其协定堆叠(Protocol Stack)比较复杂,多半需要32位元的处理器才行 |
 |
Cadence获台积公司颁发两项年度最佳伙伴奖 (2015.10.01)
全球电子设计创新厂商益华电脑（Cadence）宣布，该公司已在今年的台积公司开放创新平台（OIP）生态系统论坛上获颁两项台积公司年度最佳伙伴奖（TSMC Partner of the Year ） |
|
Cadence获台积公司颁发两项年度最佳伙伴奖 (2015.10.01)
全球电子设计创新厂商益华电脑（Cadence）宣布，该公司已在今年的台积公司开放创新平台（OIP）生态系统论坛上获颁两项台积公司年度最佳伙伴奖（TSMC Partner of the Year ） |
|
Cadence与ARM迈入IP合作新里程 (2015.09.24)
Cadence（益华电脑）在大举投资EDA工具之余，近年来也将目光放在半导体IP授权市场上，并且与处理器核心IP大厂ARM有相当密切的合作关系。这一点，从近期在先进制程上，双方偕台积电都有公开消息发布，便能略知一二 |
|
Imagination：解决客户问题先从合作开始 (2015.09.24)
随着ARM在半导体IP授权市场取得巨大成功后，EDA（电子设计自动化）业者们，如新思科技与Cadence（益华电脑）等两大领导业者，在近年来不断在IP市场亦有不少动作，像是推出新的处理器核心或是并购策略，使得这两年来的IP市场有着不少的变化 |
|
CDNLIVE 2015 会后报导 (2015.09.11)
如果说2014年是Cadence转型成功的一年，
那么2015年应该可以说是扩大战果的一年，
业界菁英共襄盛举CDNLIVE，一起转动新未来。 |
|
Cadence发表下一代JasperGold形式验证平台 (2015.06.17)
新闻摘要
* 整合的Cadence Incisive与JasperGold形式验证平台相较于以往的解决方案，效能可提高15倍。
* JasperGold平台已整合至系统开发套装，相较于现有验证方式可提前三个月发现错误 |
|
Cadence发表下一代JasperGold形式验证平台 (2015.06.17)
新闻摘要
* 整合的Cadence Incisive与JasperGold形式验证平台相较于以往的解决方案，效能可提高15倍。
* JasperGold平台已整合至系统开发套装，相较于现有验证方式可提前三个月发现错误 |
|
Cadence即将举办IP技术研讨会分享最新IoT与HiFi技术趋势 (2015.05.08)
益华计算机（Cadence)推出全新Cadence Tensilica Fusion DSP (数字信号处理器)。 这款可扩充性DSP以Xtensa客制化处理器为基础，适用于需要低成本、超低耗能，混合控制与DSP型态运算的应用 |
|
Cadence数字与客制/模拟工具通过台积电10nm FinFET制程认证 (2015.04.13)
益华计算机（Cadence）的数字与客制/模拟工具软件已通过TSMC台积公司最新10奈米FinFET制程技术的设计参考手册（Design Rule Manual, DRM）与SPICE模型认证。
Cadence客制/模拟和数字设计实现与signoff工具已获台积电高效能参考设计认证，能够为客户提供在10nm FinFET制程上最快速的设计收敛 |
|
Cadence与英特尔合作发表14nm元件库特性分析参考流程 (2015.03.23)
Cadence Virtuoso Liberate特性分析解决方案与Spectre电路模拟器共同实现精准的14nm逻辑元件库
益华计算机（Cadence）与英特尔（Intel）宣布，两家公司连手提供英特尔专业代工（Intel Custom Foundry）客户专属的14nm （奈米）组件库特性分析参考流程，在实现英特尔14nm平台专属数字与客制/模拟流程方面继续合作 |
|
Cadence新款Innovus设计实现系统具有周转高时效 (2015.03.12)
益华计算机（Cadence）发表Cadence Innovus设计实现系统，这是新一代的实体设计实现解决方案，让系统芯片（system-on-chip；SoC）开发人员能够提供具备功耗、效能与面积（PPA）的设计，同时加速上市前置时间 |
|
创意电子运用Cadence类比IP实现28nm制程WiGig SoC (2015.03.06)
益华电脑（Cadence）宣布，创意电子（GUC）达成在先进28nm CMOS制程的晶粒上整合三频类比前端（tri-band analog front-end, AFE）IP与WiGig（IEEE 802.11ad）的晶片设计，此晶片实现完整的数位逻辑与类比电路整合，并达到首次流片成功 |
|
丹星科技采用Cadence VIP缩短验证时间2.5倍 (2015.02.06)
全球电子设计创新厂商益华计算机（Cadence）宣布，专业硅智财（SIP）供货商丹星科技（M31 Technology）采用Cadence的验证IP（VIP）产品，与手动的测试平台（testbench）结果相比，不但缩短了2.5倍的验证时间，还能提升设计人员生产力，并确保更佳的验证质量 |
|
GLOBALPRESS矽谷参访报导2 (2015.02.06)
在谈完了FPGA、穿戴式电子与无线充电等领域之后，
这次要谈的，是电源设计与芯片设计这两个领域的发展状况。
从这些业者的策略来看，
不难看出美国硅谷的设计能量与实力展现了多元纷呈的一面 |
|
Cadence提供ARM高阶行动IP套装完整的开发环境 (2015.02.04)
益华计算机（Cadence）与安谋（ARM）合作推出一个完整的系统级芯片（SoC）开发环境，支持ARM全新的高阶行动IP套装，它采用最新ARM Cortex-A72处理器、ARM Mali-T880 GPU与ARM CoreLink CCI-500快取数据一致互连（Cache Coherent Interconnect；CCI）解决方案 |
