 |
Cadence提供ARM高阶行动IP套装完整的开发环境 (2015.02.04)
益华计算机（Cadence）与安谋（ARM）合作推出一个完整的系统级芯片（SoC）开发环境，支持ARM全新的高阶行动IP套装，它采用最新ARM Cortex-A72处理器、ARM Mali-T880 GPU与ARM CoreLink CCI-500快取数据一致互连（Cache Coherent Interconnect；CCI）解决方案 |
|
海思半导体扩大采用Cadence工具与IP进行先进制程FinFET设计 (2014.12.17)
全球电子设计创新厂商益华电脑（Cadence）宣布，通讯网路与数位媒体晶片组解决方案供应商海思半导体（HiSilicon）已签署合作协议，将于16奈米FinFET设计领域大幅扩增采用Cadence数位与客制/类比流程，并于10奈米和7奈米制程的设计流程上密切合作 |
 |
从芯片到PCB Cadence包办所有设计 (2014.12.09)
半导体产业的变化，使得Cadence的解决方案不仅完整，
更具备了前后连贯的特色，为的就是希望从问题的源头开始，
设法将每个环个环结所面临的问题，作一次性的解决 |
 |
Cadence发表用于混合讯号设计的动态仿真特性新解决方案 (2014.11.11)
益华计算机（Cadence）发表Cadence Virtuoso Liberate AMS特性解决方案，这是首见适用于锁相回路（phase-locked loops；PLLs）、数据转换、高速收发器与I/O等混合讯号区块的动态仿真特性分析解决方案 |
|
Cadence发表用于混合讯号设计的动态仿真特性新解决方案 (2014.11.11)
益华计算机（Cadence）发表Cadence Virtuoso Liberate AMS特性解决方案，这是首见适用于锁相回路（phase-locked loops；PLLs）、数据转换、高速收发器与I/O等混合讯号区块的动态仿真特性分析解决方案 |
|
Cadence数字解决方案协助创意电子完成1.8亿逻辑闸SoC设计 (2014.10.21)
创意电子采用Cadence Encounter数字设计实现系统在台积16奈米FinFET Plus制程完成首件量产设计定案
益华计算机（Cadence）与创意电子宣布，创意电子在台积电16nm FinFET Plus （16FF+）制程上，采用Cadence Encounter数字设计实现系统完成首件高速运算ASIC的设计定案（tape-out） |
|
ARM与Cadence在台积新技术平台扩大IoT应用合作 (2014.10.15)
安谋（ARM）与益华计算机（Cadence）针对台积公司（TSMC）超低耗电技术平台扩大IoT与穿戴式装置应用的合作。透过ARM的IP与Cadence混合讯号设计与验证的整合式流程，以及低功耗设计和验证流程优化，这项合作实现了IoT和穿戴式装置的快速开发 |
|
ARM与Cadence在台积新技术平台扩大IoT应用合作 (2014.10.15)
安谋（ARM）与益华计算机（Cadence）针对台积公司（TSMC）超低耗电技术平台扩大IoT与穿戴式装置应用的合作。透过ARM的IP与Cadence混合讯号设计与验证的整合式流程，以及低功耗设计和验证流程优化，这项合作实现了IoT和穿戴式装置的快速开发 |
|
Cadence数字与客制／模拟工具通过台积公司16FF+制程认证 (2014.10.07)
益华计算机（Cadence）宣布其数字和客制／模拟分析工具已通过台积公司（TSMC）的16FF+（FinFET Plus）制程的V0.9设计参考手册（Design Rule Manual；DRM）与SPICE认证，相较于原16nm FinFET制程，让系统和半导体厂商能够运用此新制程在相同功耗下提升15%的速度，或在同等速度下省电30% |
|
Cadence与ARM签署新协议 扩大系统芯片设计合作 (2014.10.03)
益华计算机(Cadence)与安谋(ARM )签署多年期技术取得协议。这项新协议立基于2014年5月所签署的EDA技术取得协议(EDA Technology Access Agreement)，让Cadence有权取得现在与未来的ARM Cortex处理器、ARM Mali GPU、ARM CoreLink系统IP、ARM Artisan实体IP与ARM POP IP |
|
Cadence成果丰 CDNLive 2014 指针性大厂齐站台 (2014.08.18)
EDA（电子设计自动化）在台湾半导体产业中一向是相当重要的次产业之一，每到七月份之后，指针性的EDA大厂大多会在新竹举办一年一度的用户大会，Cadence（益华计算机）同样也不例外 |
|
重回签核战场 Cadence力推晶体管电性测试方案 (2014.08.08)
尽管EDA（电子设计自动化）大厂近年来持续致力于先进制程的开发工具的开发再辅以不断强化IP阵容的作法，这有助于缩短SoC（系统单芯片）的开发时程，但事实上，综观终端系统设计，混合讯号与模拟电路仍然是不可或缺的一环，身为EDA大厂之一的Cadence（益华计算机）仍然相当关注该领域的工具研发 |
|
Cadence发表Protium快速原型平台 以扩展系统级套装 之低功耗验证效能 (2014.07.29)
电子设计创新厂商Cadence益华计算机今日宣布，将藉由新一代Cadence Protium快速原型开发平台（Cadence Protium rapid prototyping platform）扩展系统套装（System Development Suite）性能，进而提升软件开发效率；此外，Cadence Palladium XP II验证运算平台则新增IEEE 1801低功耗标准支持 |
|
Cadence任命石丰瑜（Michael Shih）掌管亚太区业务 (2014.07.28)
电子设计创新厂商益华计算机(Cadence Design Systems)宣布，任命石丰瑜先生（Michael Shih）为Cadence全球副总裁，掌管亚太区包括中国大陆、台湾、韩国和新加坡业务。石丰瑜先生带来的是他深厚的半导体经验，以及与客户间的紧密联系 |
|
益华计算机与ARM扩大64位处理器设计合作 (2014.05.26)
益华计算机(Cadence Design Systems, Inc.)宣布，与安谋控股(ARM Holdings plc)签署第一份EDA技术取得协议，包括在ARM Cortex-A50处理器系列中使用ARM v8-A 64位架构。同时这份协议也让Cadence能够使用ARMv7 32位处理器技术、ARM Mali GPUs (绘图处理单元)、System IP与ARM Artisan 库 |
|
转亏为盈 Cadence市场策略开花结果 (2014.04.30)
EDA大厂Cadence（益华计算机）在2014年的动作依然相当频繁，除了持续采取并购策略，买进许多IP公司或是技术外，与晶圆代工龙头TSMC在先进制程16nm FinFET也取得V1.0 DRM的认证，很明显的，该公司的市场策略延续了去年既定的步调并加以深化 |
|
益华计算机与GLOBALFOUNDRIES发表28 奈米超低功率制程ARM Cortex-A12处理器芯片设计定案 (2014.03.17)
益华计算机(Cadence Design Systems Inc.)于2014年美国硅谷举办的CDNLive大会中，与格罗方德 (GLOBALFOUNDRIES)共同宣布，已经将具备ARM Cortex-A12处理器的四核心测试芯片设计定案。以高达2 |
|
Cadence益华计算机发表新一代Tensilica高效能ConnX基频DSP系列 (2014.02.25)
电子设计创新厂商益华计算机(Cadence Design Systems, Inc.)今天宣布，新一代Tensilica ConnX基频(baseband)数字信号处理器(digital signal processor，DSP) IP核心开始供货。这个系列的新产品包括ConnX BBE32EP与BBE64EP，专为以低功耗实现复数(complex number)处理而优化，并且最适合于智能型手机与平板计算机、电视机顶盒、汽车娱乐和通讯基础架构系统应用 |
|
Cadence益华计算机宣布并购Forte Design Systems强化高阶合成产品阵容 (2014.02.17)
电子设计创新领导厂商益华计算机(Cadence Design Systems, Inc.)14日宣布，已经达成了一项最终协议，收购以SystemC为基础的高阶合成(HLS)与演算IP供货商Forte Design Systems。
由于与日俱增的IP复杂性以及针对衍生架构而快速重新定向IP之需求的带动 |
|
益华计算机收购美商传威的高速接口IP资产 (2014.02.17)
电子设计创新厂商益华计算机(Cadence Design Systems, Inc.) 14日宣布收购TranSwitch Corporation美商传威的高速接口IP资产，并雇用其经验丰富的IP开发团队，更进一步扩大了Cadence快速发展的IP阵容 |
倘若供应计算机的电源发生不正常中断或是电流不稳定时，不断电系统UPS（Uninterruptible Power Supply）便担负起暂时紧急供应电源的功能，使计算机不会因停电而被迫流失数据，或者造成系统的毁损。
