 |
Tensilica与Cadence合作建立CPF参考设计 (2008.10.08)
Tensilica宣布与Cadence合作，根据Tensilica的330HiFi音频处理器和388VDO视讯引擎，为其多媒体子系统建立通用功耗格式(CPF)的低功耗参考设计流程。Cadence和Tensilica的工程师合作使用完整的Cadence低功耗解决方案(包括Encounter RTL Compiler全局综合 |
 |
益华推出针对半导体设计的服务式软件解决方案 (2008.09.25)
电子设计企业Cadence益华计算机宣布为半导体设计推出服务式软件(Software as a service–SaaS)。这些通过实际验证的、随时可用的设计环境，可以通过网络(Internet)，让设计团队可以迅速提高生产力，并降低风险和成本 |
 |
芯片制程与设计再上高峰 EDA工具对应出招 (2008.08.06)
制程细微化之后，不单只芯片开发者面临严峻的考验，代工厂与设备业者也同样备感压力。包含曝光、蚀刻、成膜、溅镀等制程技术，都必须再提高一个档次，同时要避免过高的失败率 |
 |
硅导竹科研发中心与Cadence益华计算机共同合作 MEMS-SoC Design Kit 与设计平台记者说明会 (2008.05.19)
硅导竹科研发中心(SiSoft SIPP)为鼓励台湾IC设计业者开发高价值创意设计，将与Cadence益华计算机共同合作领先全球建置MEMS-SoC Design Kit 与设计平台，加速MEMS-SoC 设计产业发展，具体目标为建立全世界第一个结合MEMS及CMOS整合设计的EDA平台与流程 |
|
PFI发表可供下载之低功耗设计方法指南 (2008.03.25)
Power Forward Initiative(PFI)宣布发表低功耗设计实用指南:CPF使用经验(A Practical Guide to Low-Power Design–User experience with CPF)。这份指南中的内容由PFI二十六家会员厂商提供，由数千小时实际设计经验的精华萃取而成，范围涵盖各种低功耗设计与产品 |
|
IC 设计新创公司群英会 (2008.02.21)
台湾IC设计产业的新创公司(IC Design Start-ups)这几年来面临中国、印度等新兴市场的崛起，使得原本就竞争激烈的产业，面临更多的经营挑战。因此，良善的成本结构管理(Cost Structure Management) 成为所有IC设计公司提升、并强化其全球竞争力所需面对的重要议题 |
|
Config iCon矽谷会议报导 (2007.12.24)
数位多媒体应用正以各种型式进入到每个人的生活当中，然而在技术的实现上却仍有许多瓶颈需要克服。以HD高解析度视讯来说，对于可携式嵌入式设备的运算资源将造成很大的挑战，必须提出创新的处理架构才有可能实现 |
|
益华计算机媒体联谊会 (2007.12.12)
转眼间又到了一年的尾声，在这岁末年终、回顾与展望之际，Cadence益华计算机期望藉由媒体餐叙，感谢大家对益华计算机的关爱，并共度怀旧复古冬至时节。
相约在充满浓浓复古怀旧氛围的台湾故事馆 |
|
G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
电子设计自动化与EDA大厂Cadence日前宣布，G2 Microsystems已经使用Cadence低功耗解决方案开发无线行动跟踪设备。这种整合度高且容易使用的流程，是以Si2标准的通用功率格式（CPF）为基础，让G2 Microsystems能够缩短上市时程并达到降低功耗的目标 |
|
EDA赛事开锣 Mentor与Cadence彼此较劲 (2006.08.16)
EDA三大厂商在台湾形成三足鼎立的局面，而最近彼此动作频频，相互较劲意味浓厚，Mentor Graphics正式宣布在台成立研发中心外，Cadence也不甘示弱，与瑞昱合作，瑞昱是设计和开发通讯网络、计算机外设和多媒体应用领域IC设计厂商 |
|
益华计算机- EDA 101 你的第一堂EDA课 (2006.07.04)
妳知道你的电子产品里头就向组织完整的一座城市吗?
IC设计流程有哪些步骤吗?
和设计师谈话总是有听没有懂吗?
抽个空过来充充电吧! |
|
益华计算机- EDA 101 你的第一堂EDA课 (2006.07.04)
妳知道你的电子产品里头就向组织完整的一座城市吗?
IC设计流程有哪些步骤吗?
和设计师谈话总是有听没有懂吗?
抽个空过来充充电吧! |
|
提升服务器市占率，升阳与益华合作 (2006.01.16)
为了拉抬市占率偏低的AMD Opteron-based x86服务器Sun Fire，升阳找上了EDA软件厂商益华计算机，益华将在Solaris 10 操作系统平台上提供60余种应用程序，例如集成电路的设计等。双方合作后对用户的最大好处，是自此后用户将可免去在软件兼容性、效能，及时效架设、测试方面的投资 |
|
CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益华计算机与广晟微电子公司(Rising Microelectronics)宣布广晟微电子的SCDMA/GSM 双模式 (1.8GHz SCDMA 及 900MHz GSM) 射频收发(transceiver) IC已经开始进行送样 (sampling)。这款收发IC是以Cadence Virtuoso 客制化设计及Encounter数字IC 设计平台所设计，并采用IBM最先进的0.18um BiCMOS 7WL制程，而其制程设计套件(PDK)则是IBM针对Virtuoso技术所进行开发与验证 |
|
联电与Cadence合作数字设计参考流程 (2004.09.09)
联华电子与益华计算机(Cadence)共同宣布，针对以0.13微米及以下制程所设计的系统单芯片，合作推出数字设计参考流程。此设计参考流程所采用的IP组件库与内存，系来自于提供硅验证IP与ASIC设计服务的智原科技(Faraday Technology Corporation) |
|
益华计算机为Stretch设计software configurable (2004.09.04)
益华计算机宣布该公司协助了Stretch 公司设计一颗software configurable高效能处理器，达成上市时程目标。Stretch藉由Cadence益华计算机数字IC设计流程与台积电（TSMC）的设计组件数据库，改善效能并降低设计风险，以保证最佳的硅晶圆质量(Quality of Silicon - QoS) |
|
富士通与益华计算机建立全球合作关系 (2004.08.16)
富士通(Fujitsu)与Cadence益华计算机日本分公司宣布签订全球合作关系之协议，双方将共创先进系统单芯片（System-on-Chip）的设计环境。依照此协议所建构的设计环境，进一步因应先进SoC开发新设计方法的需求 |
|
IEEE为统一新EDA语言 成立专门工作组 (2004.07.22)
IEEE日前宣布，爲了统一目前正在开发Verilog-HDL（IEEE 1364）下一版本的2项活动、即“IEEE 1364升级版（IEEE P1364）”与“SystemVerilog（IEEE P1800）”，已在IEEE标准委员会（IEEE-SA）Corporate Initiative中成立了专门工作组 |
|
Cadence推出Allegro Design Workbench新软件套件 (2004.07.07)
益华计算机发表Cadence Allegro新产品系列Allegro Design Workbench软件套件，这项系统整合设计平台运用了MatrixOne的产品生命周期管理技术，可以提升工程生产力达百分之五十。藉由Cadence益华计算机与MatrixOne联盟，整个设计链中的设计工程师们均可运用Allegro Design Workbench整合技术 |
|
益华计算机与COWARE合作推出系统级设计验证方案 (2004.06.09)
益华计算机与CoWare共同宣布针对复杂的系统单芯片设计，推出可涵盖电子系统层级之设计验证作业的全套整合性流程。这套ESL设计验证解决方案，可使客户获得系统层级设计技术，同时让验证作业的时间缩短50% |
硬件组装在一起，只是一堆相互无法联系的零件，零件要能相互联络、沟通与协调，才能构成整体的「系统」的基础，而BIOS便扮演这样的角色。
