CTIMES - Sign-off

CTIMES / Sign-off

科技
典故

第一顆電晶體(Transistor)的由來

第二次世界大戰末期，貝爾實驗室開始一項研究計畫，目標是研發出一種體積更小、功能更強大、更快速且可靠的裝置來取代真空管。1947年12月23日，由貝爾實驗室研發的電晶體取代了真空管，優點是體積更小、更可靠、且成本低廉，不僅孕育了今日遍及全球的電子半導體產業，同時也促成電訊電腦業、醫學、太空探測等領域產生戲劇性的改變。

	新思推出可於供電網路中簽核的PrimeRail (2005.05.12) 全球半導體設計軟體廠商新思科技（Synopsys）推出使用於供電網路（Power Network）上簽核（sign-off）的最新產品PrimeRail。PrimeRail採用了新的混合技術，可有效分析完整晶片上靜態與動態壓降（voltage-drop）和電子遷移（electromigration；EM）等各種狀況
	NEC認可NC-Verilog模擬工具的簽證(sign-off)能力 (2000.05.03) Cadence發佈新聞稿指出NEC的新一代特殊應用積體電路(ASIC)設計作業已能在NC-Verilog邏輯模擬技術中直接完成最後簽證(Sign-off)的程序。透過一連串嚴謹的認證步驟，NEC將把NC-Verilog整合至其OpenCAD設計環境內，以支援超大型複雜晶片的開發工作