 |
是德、新思與Ansys推出台積電4nm RF FinFET製程參考流程 (2023.10.05)
是德科技、新思科技和宣布，為台積電最先進的4奈米射頻FinFET製程技術TSMC N4P RF，推出全新的參考設計流程。此參考流程基於Synopsys客製化設計系列家族 (Synopsys Custom Design Family)，並整合了Ansys多物理平台，為尋求具有更高預測準確度和生產力的開放式射頻設計環境的客戶，提供完整的射頻設計解決方案 |
|
是德攜手新思、安矽思 推出79 GHz毫米波設計參考流程 (2023.05.11)
是德科技（Keysight Technologies Inc.）聯合新思科技（Synopsys）和安矽思科技（Ansys），共同推出適用於16奈米精簡型製程技術（16FFC）的全新79 GHz毫米波射頻設計參考流程，可加速實現可靠的79 GHz收發器積體電路（IC） |
|
Ansys、新思與是德為台積電16nm開發全新毫米波射頻設計流程 (2022.11.02)
為滿足 5G/6G SoC 嚴格的性能和功耗需求，Ansys 、新思科技（Synopsys）和是德科技（Keysight）宣佈推出針對台積電 16nm FinFET Compact （16FFC）技術的全新毫米波（mmWave）射頻（RF）設計流程 |
|
工研院攜手新思成立AI晶片設計實驗室 縮短50%開發時程 (2020.10.21)
工研院與新思科技攜手合作，成立人工智慧晶片設計實驗室（AI Chip Design Lab），21日舉辦揭牌記者會，期望透過此實驗室之成立，提供AI晶片設計之基礎軟硬體資源，降低AI晶片設計門檻，加速台灣AI晶片發展 |
 |
是德Ixia 與新思推出可擴充網路系統晶片驗證解決方案 (2019.07.25)
新思科技（Synopsys Inc.）和是德科技（Keysight Technologies Inc.）業務部門 Ixia，日前宣布雙方將展開為期多年的策略合作計畫，以便利用最新的模擬和虛擬測試技術，顛覆複雜網路系統晶片（SoC）的系統驗證流程 |
|
新思科技推出台積電7奈米製程的ADAS應用車用級IP (2018.10.16)
新思科技近日宣布針對台積公司7奈米FinFET製程推出車用級DesignWare控制器（controller）與PHY IP。DesignWare LPDDR4x、MIPI CSI-2 與D-PHY、PCI Express 4.0以及security IP實現針對台積公司7奈米製程的先進汽車設計規則，以符合ADAS與自動化駕駛SoC對可靠性與運作的嚴格要求 |
|
台積電與新思合作推出高效能運算平台創新科技 (2016.10.17)
新思科技(Synopsys)宣布與台積電合作推出針對高效能運算(High Performance Compute)平台之創新技術，這些新技術是由新思科技與台積電合作之7奈米製程Galaxy設計平台的工具所提供 |
|
搶攻嵌入式應用 新思推全新ARC核心架構 (2013.11.20)
相較於行動運算市場的應用處理器市場已經幾乎由ARM陣營所囊括，在嵌入式系統領域，處理器陣營的比重則較為多元，依據Linley Group的統計，嵌入式處理器市場的比重，ARM依然居於龍頭位置，約有57%的位置，而位居第二的ARC架構，則有19% |
|
新思20週年慶：樂觀看待台灣半導體產業 (2011.06.15)
為慶祝台灣新思科技（Synopsys）成立二十周年慶，該公司的全球總裁暨營運長陳志寬近期訪台並於今（15）日記者會中，針對目前產業發展的議題提供一些經驗及看法。
陳志寬表示，台灣由於半導體整體產業的基礎深厚，以及具備有完整的產業供應鍵的優勢，在成本管理績效較佳，因此也較能針對市場需求具有高彈性及快速的反應 |
|
台灣新思20周年贊助百萬森林種樹活動做環保 (2011.05.05)
為提倡節能減碳愛地球及慶祝成立20周年，台灣新思科技（Synopsys Taiwan）於日前參與「百萬森林在台北、種樹救地球」活動，兩百多名員工及其親友在台北市福德坑環保復育公園種植600棵的樹苗，為減緩全球暖化，盡一份心力 |
 |
晶片製程與設計再上高峰 EDA工具對應出招 (2008.08.06)
製程細微化之後，不單只晶片開發者面臨嚴峻的考驗，代工廠與設備業者也同樣備感壓力。包含曝光、蝕刻、成膜、濺鍍等製程技術，都必須再提高一個檔次，同時要避免過高的失敗率 |
|
捷碼、明導與新思共同推出統一功率格式產品 (2008.02.01)
捷碼科技有限公司(Magma Design Automation Inc.)、明導國際(Mentor Graphics Corporation)和新思科技(Synopsys, Inc.)，宣布三家公司將共同推出符合Accellera發展的統一功率格式標準UPF 1.0的低功率EDA(電子設計自動化)工具組，包括這三家公司製造的各種實作與驗證工具 |
|
台灣IC設計服務發展現況與趨勢 (2002.10.05)
雖然全球設計服務的市場規模仍持續擴大，但IC設計服務業的進入技術門檻並不高，因此在激烈競爭下，業者找唯有加強提昇本身的技術層級，使其有能力承接利潤較高的高階產品訂單 |
|
新思的PrimeTime獲選ASIC設計工具 (2002.07.10)
積體電路設計的廠商，新思科技10日宣佈，德州儀器已經將PrimeTime的延遲計算工具納為其Pyramid ASIC設計流程中的標準化工具．採用PrimeTime的延遲計算工具，德州儀器為橫跨數位設計流程的延遲計算與靜態時序分析，發展出一套前後一致、統一的方法 |
