帳號:
密碼:
CTIMES / 3dic
科技
典故
電子工業改革與創新者 - IEEE

IEEE的創立,是在於主導電子學的地位、促進電子學的創新,與提供會員實質上的協助。
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦(Cadence)宣布,其Cadence Integrity 3D-IC 平台獲創意電子採用,並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計,並完成投片。 該設計採Cadence Integrity 3D-IC 平台,於覆晶接合(flip-chip)封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置
英特爾續攻先進封裝 發表Co-EMIB和ODI技術 (2019.07.11)
半導體技術市場的風向球,正迅速從製程微縮轉向封裝技術,要實現創新應用,並同時達成低高耗與高效能,唯有從3D的封裝結構著手,也因此英特爾正積極布局其先進封裝技術
ANSYS獲台積電SoIC先進3D晶片堆疊技術認證 (2019.04.25)
ANSYS針對台積電 (TSMC) 創新系統整合晶片 (TSMC-SoIC) 先進3D晶片堆疊技術開發的解決方案已獲台積電認證。SoIC是一種運用Through Silicon Via (TSV) 和chip-on-wafer接合製程,針對多晶粒堆疊系統層級整合的先進互連技術,對高度複雜、要求嚴苛的雲端和資料中心應用而言,能提供更高的電源效率和效能
衝刺3D記憶體市場 美光台中後段封測廠啟用 (2018.10.28)
記憶體大廠美光(Micron),上週五(26日)舉行其台中後段封測廠的啟用典禮,而隨著該廠的啟用,美光台灣將是全球第一個具備製造與測試的記憶體垂直整合生產據點,而主要的目標產品,則是目前火熱的3D記憶體
從3D IC/TSV的不同名詞看3D IC技術(上) (2010.04.19)
目前,3D-IC定義並不相同,有人認為只要將一顆 die 放在一個substrate 上就是 3D integration,這似乎與將Chip 放在PCB上面沒有兩樣,這樣的PCB也可以稱之為3D integration,所以頂多稱之為3D Package

  十大熱門新聞
1 創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw