Lattice半导体是提供现场可编程门阵列（FPGA）与可编程逻辑组件（PLD），包括现场可编程系统芯片（FPSC）、复杂可编程逻辑组件（CPLD）、可编程混合信号产品（ispPAC）和可编程数字互连组件（ispGDX）等。而Lattice也于近期开发了可以取代CPLDs和FPGAs的低成本MachXO组件，这种内建Flash加上SRAM的技术使得可编程逻辑组件效能可以超越传统的CPLDs和FPGAs，并兼具低成本之优势。

Lattcie应用工程副总裁Jock Tomlinson表示，Lattice设计MachXO产品的时候，最重要的考虑点便在于客户对于过去建置在CPLDs上用以控制、总线桥接与接口等功能之需求。而使用更有效率的LUT架构，并与Lattice的闪存配合SRAM之技术结合，可在加入建置桥接与接口功能的同时，降低每一项功能的成本。

MachXO这种新一代的跨越式可编程逻辑组件，可以更广的应用领域及更低的成本结构来取代过去由高密度CPLD或者低容量FPGA所做之应用。利用内建130nm非挥发性内存之制程技术，配合标准四输入查照表（LUT）的方法，能让系统设计者在系统配置大幅增加与性能提升的同时，仍可让每单位逻辑功能降低50％的成本。

Lattice不仅以MachXO组件来取代传统CPLD的应用，也在所有产品上加入分布式内存、低耗电休眠模式及自有之TransFR技术来更新逻辑组态的能力。而在较大型的系统产品上，则是加入了支持内建区块的RAM（EBR）、锁相回路（PLL）的频率电路以及PCI和LVDS I/O的支持，以提供过去只在FPGA上才具备的功能。

MachXO组件是以低成本的130nm内建闪存制程技术制造，可在单一芯片上瞬间启动，这种特性对于许多CPLD的应用来说是非常重要的。脚对脚延迟仅3.5ns，使得这种组件可以满足许多高速系统设计的要求。MachXO技术使用1.2V逻辑核心，可由低耗电的E型MachXO组件直接支持。芯片内的电压调整器也让C型组件可以支持1.8V、2.5V或3.3V的外部电压，以配合旧型系统的电压要求。

MachXO系列组件有四个密度等级，包括256、640、1200和2280个LUT的组件，并提供78271个用户I/O数。封包方式有从100324只接脚的TQFP、8mm×8mm的csBGA和fpBGA。

MachXO在休眠模式下，可降低1000倍的备用电量，因此很适合低耗电需求的产品应用。而支持Lattice的TransFR技术，可让组件在SRAM组态储存区持续正常运作的情况下，以背景模式来编程闪存组态储存区。而TransFR技术更可让组件不中断运作便可进行更新，达到99.999％的系统可用率。

Jock Tomlinson指出，MachXO组件适用于设置多种功能，例如总线桥接、接口、控制逻辑、频率管理、电源及重置控制、胶合逻辑、内存控制以及ASIC和FPGA组态等。这些应用常见场合如自动化设计、车用电子、消费性电子产品、通讯、计算机、工业、医疗、军用和网络市场等。

《图一》