账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
半导体产业换骨妙方 异质整合药到病除
 

【作者: 吳雅婷】2019年10月02日 星期三

浏览人次:【7384】

今年全球第二大国际半导体展会SEMICON Taiwan于9月18~20日登场,此次展出分为五大区:扇出型封装专区、测试专区、光电半导体专区、化合物半导体专区和异质整合创新技术馆。其中,异质整合(heterogeneous integration,HI)被视为引领下世代半导体的关键技术,为半导体发展提供微缩电晶体之外的创新思维。


自2015年起,异质整合发展蓝图(Heterogeneous Integration Roadmap,HIR)开始成形,接续国际半导体技术发展蓝图(International Technology Roadmap for Semiconductors,ITRS)引领半导体至2031年甚至更往后的发展。


半导体的发展和物理特性有密不可分的关系。半导体的本质就和导电性有关,再谈论到半导体制程,从石英砂纯化出冶金级的矽,到制作出晶圆、晶片并封装,这套流程便是运用纯度、密度、粒度、导热性和延展性等物理性,建构出得以进行运算、记忆和能量转换的科技产品。


而后,摩尔定律的问世引领着半导体产业逐步挑战物理极限。今年四月台积电才宣布全球首座5奈米晶圆厂完工,再次迈进摩尔定律的下一个技术节点。这个新闻着实令人振奋,然而近几年的技术节点进展并非如过往顺利,各科技大厂的研发时距拉长,引发市场对摩尔定律有效性的担忧,其中很大的因素在于严苛的物理极限带来的成本增加。


是的,半导体之所以壮大成一产业,除了在工艺研究上带来革命性的新技术,更重要的是其应用广泛性。也就是说,技术开发完成后要能够量产,之后才有机会应用在各类3C、医疗、车用、航太等科技产品。当电晶体缩小至物理极限—或者说是符合经济效益的制造成本最大值时,为摩尔定律另寻挑战物理特性的制程也就应运而生,而那就是异质整合。


甚至可以说,异质整合是助力半导体产业脱胎换骨的灵丹妙药,以结合具备不同材料特性和物理需求的功能区块,打造高整合、低功耗又小巧的晶片设计。


综观未来半导体的应用,以高效率运算(HPC)、低功耗和小型化为目标,因此晶片上的I/O介面接点数量、散热效果和封装体积便是后续技术节点的发展重点,加上先前所说制造成本的考量,这些要素可以是各半导体大厂的痛点,也可以是卖点,将决定下一代半导体的新样貌。


新样貌一:追求小型化 医疗穿戴装置的多功能区块整合

医疗领域在半导体应用蓝图中的重要性与日俱增,除了已开发国家普遍的高龄化问题之外,现代人时常面临的诸如高血压、心脏病等慢性病,以及亟需长期监测的疾病或症状,像是癫痫、失眠等,在在反应医疗穿戴装置的需求正在增长。


一方面,为了在一定时间中更准确监测病患身体状态,同时也能方便病患配戴,穿戴式装置对结合逻辑、感测、记忆和电源元件的需求转为强劲,以智慧型电子装置型态发展,未来这些装置将集结更多不同功能元件至更小的晶片上,并以低功耗运作。


以心脏调节器为例,它可以感测并记录病患心律,并在心跳过慢或休止时适时释放适当电流,以维持病患正常心跳。此装置包含两大部分:起搏器(pulse generator)和电极导线(lead)。起搏器包含电源、记忆和逻辑元件,负责记录心律资料及调节心跳,而电极导线接收心跳的讯号,并在病患心律异常时传输电流,以刺激该心脏回复至正常心律。



图一 : 心脏调节器包含两大部分:起搏器(pulse generator)和电极导线(lead)。(source:hopkinsmedicine.org)
图一 : 心脏调节器包含两大部分:起搏器(pulse generator)和电极导线(lead)。(source:hopkinsmedicine.org)

除了心脏调节器,心脏去颤器、植入式助听器、人工电子耳和人工视网膜等也是常见的植入式医疗穿戴式装置。其他医疗穿戴式装置则包括健康监测设备—用来监测疲劳、压力和伤口复原状况等,以及医学成像设备—像是X光、磁振造影(MRI)、电脑断层摄影(CT)和超音波等,还有诊断系统—例如健康手环和智慧型手表。


从这些特定应用的穿戴装置可以发现,医疗穿戴装置对感测元件的需求特别明显,依感测功能又分为加速器、回转仪、地磁仪和全球卫星导航系统(Global Navigation Satellite System,GNSS)等运动感测元件,以及侦测心跳、血氧或体温的元件,其他元件则包含电力、射频或化学感测元件。


系统级的整合对穿戴式装置的性能有决定性的影响,也就是说,异质整合技术能决定整合的功能多样性、噪音、电磁干扰遮蔽(EMI shielding)和功耗等面向的表现。而要整合不同功能区块,常见的异质整合技术是透过新兴封装技术来达成,例如:矽穿孔(TSV)和矽中介层、覆晶封装(flip chip)、扇出型晶圆级封装(FOWLP)等。


目前,由于各电子元件的封装尺寸大小不一,穿戴式装置多半采用系统级封装(SiP)来结合诸如微控制器、记忆体、天线或微机电(MEMS)元件。今年国际电子元器件技术会议(IEEE-ECTC)其中一场异质整合研讨会(HIR Workshop)便在探讨系统级封装未来的市场,其中以医疗保健领域的发展潜力最显著,预估至2023年其年复合成长率(CAGR)可高达15%。



图二 : 系统级封装未来以医疗保健领域的发展潜力最显着,其年复合成长率(CAGR)可能高达15%。(source:ieee.org)
图二 : 系统级封装未来以医疗保健领域的发展潜力最显着,其年复合成长率(CAGR)可能高达15%。(source:ieee.org)

智慧型手表是最有潜力发展成新兴的消费性医疗装置之一。以Apple Watch Series 2为例,其堆叠三个晶片尺寸封装(CSP),包括控制器、惯性感测器,以及结合双核微处理器和DRAM的系统级封装晶片。


透过新兴封装技术,医疗穿戴装置得以实现装置小型化。目前医疗电子产品的封装趋势为小型化,然而,医疗电子产品追求的功能各不相同,大部分厂商都不愿意提供客制化的解决方案,因为相较于智慧型手机等行动装置,医疗装置的产量不丰,因此降低产品的单位成本变成这类装置的发展重点。


新样貌二:面对高复杂度 车联网的全方位串连系统

和医疗穿戴装置追求小型化不同,汽车的发展以高自动化、安全性和通讯(communications)为目标。从个别车辆的独立系统—像是先进驾驶辅助系统(ADAS),到连结车辆、交通号志灯和行动装置的智慧交通互联系统,半导体在汽车领域的发展声势看涨。而异质整合便扮演着提供互联(connectivity)、感测(包含雷达、光达、超音波和影像感测器等)和先进处理器解决方案的角色。


在互联方面,未来自驾车能透过天线封装(Antenna in Package,AiP)达成5G毫米波的高频传输技术。以台积电的天线封装技术为例,其采用整合扇出型封装(InFo),晶片上有射频晶片和布建在重分布层(RDL)的天线,该射频晶片和重分布层不需凸块(bump)和锡球(solder ball)就能内连。



图三 : 台积电的天线封装技术采用整合扇出型封装(InFo),晶片上的射频晶片和重分布层不需凸块(bump)和锡球(solder ball)就能内连。(source:tsmc.com)
图三 : 台积电的天线封装技术采用整合扇出型封装(InFo),晶片上的射频晶片和重分布层不需凸块(bump)和锡球(solder ball)就能内连。(source:tsmc.com)

天线封装技术便是未来异质整合的重点应用之一,利用晶片堆叠,或者说是2.5D甚至3D的封装技术,连接晶片和天线,并提升两者的整合度。而台积电采用的做法有别于其他槽孔耦合(slot-coupled)的天线架构,将馈入线(feeding line)置于封装底层的重分布层,并将之与封装顶层的平板天线(patch antenna)耦合。


除了支援互联需求,异质整合技术在车联网的运算处理技术上亦有集大成而引发革命性能突破的潜能。车用CPU和GPU等处理器逐渐自以14nm推进至7nm的鳍式场效电晶体(FinFET)制成,而为了建构更有效率的ADAS系统,越来越多晶片采用人工智慧技术,以因应图像处理和处理器内储/读取数据所带来的高速传输需求。


为了实现高速传输,除了持续微缩电晶体及采用系统级封装以提高I/O数量和缩短间隙(pitch)外,矽光子技术(silicon photonics)是另一个富前瞻性的解决方案,近年来备受重视,其原理为以光讯号代替电讯号来传输资料。倘若光电整合技术成熟,将能大幅提升运算和传输效率。



图四 : 矽光子技术(silicon photonics)以光讯号代替电讯号来传输资料,透过光电整合技术,将能大幅提升运算和传输效率。(source:itri.org)
图四 : 矽光子技术(silicon photonics)以光讯号代替电讯号来传输资料,透过光电整合技术,将能大幅提升运算和传输效率。(source:itri.org)

然而,半导体目前的主要材料矽(Si)自体不发光,如果要以光讯号传输,晶片上需嵌入光源,而光电的异质整合又是另一大哉问。此外,高速传输的另一挑战是降低大数据运算的错误率,应用在自驾车领域上,则和路上安全有绝对关系。为此,高速传输的制程技术和创新材料开发成为半导体在汽车领域发展的关键。


在汽车的感测功能方面,感测融合技术(sensor fusion)的应用会更广泛,由于平面交通的路况复杂度极高,单一感测器所能获取的讯号有限,透过将不同感测元件广泛互联,运算复杂数据的处理器能整合更全面的路况资料,做出更精确的判断。而就单一感测元件而言,广域感测范围的需求逐渐成长,在晶片设计上,基板将布建更密集的矽中介层,接脚间距(ball pitch)也会从现在的7mm再微缩。


新样貌三:迈向高速运算 资料中心的逻辑对记忆体整合

以宏观的角度看异质整合,它带给半导体未来发展无限想像。 「异质」可以指不同材料(材质),也可以是不同功能(性质),不论是整合不同材质或性质,其技术难度皆大不相同,这也代表要建构完整的异质整合发展蓝图,仅提出单一解决方案是不可能的。


针对今年SEMICON Taiwan展会,Intel副总裁Koushik Banerjee便表示:「到目前为止,异质整合还聚焦于高频宽记忆体与处理器的整合,我相信未来新需求将持续出现,并驱动异质整合技术进步。」


这种逻辑对记忆体(包含DRAM、SRAM、NVRAM)的异质整合将建立密集的内连导线(interconnection)。今年国际电子元器件技术会议(IEEE-ECTC)便订定目标,未来五年逻辑对记忆体的晶片每秒将支援4000个通道(256GB)的数据量,未来十年则能支援每秒4000-8000个通道(超过512GB),实现超高效率运算。


其采用的封装技术囊括层叠封装(PoP,Package on Package)、2.5D和3D封装及其它创新垂直堆叠技术。举例而言,英特尔日前便在SEMICON West会议上发表了嵌入式多晶片互连桥接技术(EMIB,Embedded Multi-Die Interconnect Bridge),以作为连接多个异质晶片的创新解决方案。和2.5D封装解决方案不同,英特尔的EMIB技术不采用中介层和矽穿孔,而是在待整合的异质晶片间搭建桥接(bridge),在高密度讯号传输的区块使用微凸块,在晶片到封装的接地连接和电源则采用覆晶微凸块。



图五 : 英特尔的EMIB技术在不同的异质晶片间搭建桥接(bridge),而不采用中介层和矽穿孔。(source:intel.com)
图五 : 英特尔的EMIB技术在不同的异质晶片间搭建桥接(bridge),而不采用中介层和矽穿孔。(source:intel.com)

这项技术不仅能减少布建矽中介层的面积,降低单位生产成本,也让晶片设计多了灵活配置的弹性。而随着异质整合的发展潜能在不同应用上展现,可以想见异质整合将在封装领域占得一大新天地。


**刊头图(source:darpa.mil)


相关文章
摩尔定律碰壁 成本为选择先进封装制程的关键考量
创新加速数据成长 边缘成为储存新战场
3D SoC与晶背互连技术合力杀出重围
洞察健康数据:一种可付诸行动的转换公式
云端部署引领IC设计迈向全自动化
comments powered by Disqus
相关讨论
  相关新闻
» 迈入70周年爱德万测试Facing the future together!
» SEMI国际标准年度大会登场 揭??AI晶片致胜关键、软性电子量测标准
» 爱德万测试M4841分类机新增主动温控技术 提升元件产能、缩短测试时间
» 台湾精密机械进军国际半导体展 SEMICON汇聚机电护国龙脉崛起
» 施耐德电机提出数位化及电气化策略 协助半导体业迈向永续未来


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T2GKRZASTACUKA
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw