從事數位設計與數位佈線專家的人數之增加反映出一趨勢──工業處於領先地位。雖然數位設計是電子終端產品進步的指標，但數位電路仍需要介面至類比電路或真實世界。這兩種電路間的佈線方式雖有類似的部分，但要達到良好結果時，即使在一個簡單的電路佈線設計中存在小差異，都將導致無法達到最佳效果。本文中將探討類比與數位佈線間的基本異同，有關旁路電容、電源供應以及接地佈線、電壓誤差，以及因電路板佈線造成的電磁干擾（EMI）。

類比與數位佈線工作之相似處

旁路或反交連電容

就佈線而言，類比元件與數位元件皆需要此類電容。通常這兩種電路都需要一個0.1uF的電容，而且該電容需置於靠近電源接腳端；第二類為常用於系統中之電源供應器的電容，其值通常大約是10uF。

電容位置如(圖一)所示。電容值各有不同，可能高十倍亦或低十倍，但都必需儘量縮短線長且靠近元件（0.1uF 電容）或電源供應器（10uF 電容）。

《圖一　類比與數位電路板設計中，旁路或反交連電容（0.1uF）應儘可能靠近元件》 電源供應反交連電容（10uF）應置於電源走線進入電路板的位置。任何情況下，這些電容的走線要越短越好。

旁路或反交連電容以及在電路板上之配置，對此兩種電路設計而言皆為常識，但基於不同的理由，在類比電路設計中，通常用於電源供應上之旁路電容，將使高頻信號轉向；否則高頻信號將透過電源接腳，而進入敏感的類比晶片。一般而言，這些高頻訊號之頻率會發生於類比元件有能力抑制之頻率以上。在類比電路中不使用旁路電容可能會發生後果為導致過度的雜訊進到訊號路徑中，甚至引起振盪。

對數位元件，如控制器與處理器而言，反交連電容為必要的，但理由不同。這些電容的功能之一是當作「微型」電荷儲存庫。通常在數位電路中，閘極狀態切換時會消耗大量的電流。因為在晶片上發生切換動作時，暫態電流會通過晶片及整個電路板，故使用額外的充電來補充供應其所需是有助益的。沒有本地足夠的充電以供執行轉換動作所需之電流的後果──可能導致電源供應電壓明顯的變動。當電壓變動過大時，會導致數位信號位準進入不確定狀態；甚至導致數位元件內的狀態機器運作不正確。切換電流通過電路板走線時，將導致電壓的變動。電路板走線含有寄生電感，且電壓的變化值可使用下列公式來計算：

V＝LI/t

因此，基於多種理由，接上旁路（或反交連）電容到電源供應與主動元件的電源接腳上為好的作法。

電源與接地走線相互搭配

當電源位置與接地線位置完全匹配時，電磁干擾的機會就會減少。如果電源與接地未完全匹配，系統回路會被設計到佈線內，而且將可能會發生「吵雜」現象。電源與接地線不匹配的電路板設計，如(圖二)所示。

《圖二　電路板上元件之電源與接地線使用不同的走線佈置》 不匹配狀況將使電路板的電路可能產生電磁干擾

設計電路板內的迴路面積為697cm2。使用(圖三)所示的方法後，因幅射雜訊而形成迴路中感應電壓的機會大為降低。

《圖三　在單層板中，電源線與接地線在通往電路板上元件途中為彼此相近》 其匹配性較圖二為佳，因此發生電磁干擾的機率減少為 679/12.8 或 ～54ｘ。

單元上的差異

接地面可能造成的問題

適用類比電路以及數位電路板佈線的基本考量，基本法則為使用連續接地面。此慣例降低了數位電路中的 I/t 影響（電流隨時間造成的變化），因而降低接地雜訊及其他雜訊進入類比電路中的可能性。數位與類比電路的佈線技術在本質上相同，但有一例外是──讓數位訊號線及接地面的返回路徑，儘可能遠離類比電路。進行方式可藉由將類比接地面單獨連接到系統接地，或是將類比電路放置在電路板最遠處，例如線的末端，該作法是使外部的干擾源減到最小。對數位電路而言剛好相反，數位電路可容許接地面上較大量的雜訊而不至於發生問題。

零件的位置

如上述，在每一電路板設計中，電路吵雜與安靜的部份應分開。一般而言，數位電路是有「很多」雜訊的且對這類雜訊的敏感度較低（因耐雜訊度較大）。相較之下，類比電路的耐雜訊度就小得多。比較這兩種不同的電路，類比電路對切換雜訊最為敏感。在混合訊號系統的佈線中，應將兩種電路彼此分開，如(圖四)。

《圖四　(a)將電路的數位與類比部份彼此分開，以降低數位切換動作影響到類比電路；》

(b)高頻應與低頻分開，讓高頻元件較接近電路板連接器

隨佈線進入電路板的寄生零件

兩種基本的寄生零件可隨佈線進入電路板內而產生問題──電容與電感。只要兩條走線相互靠近，在電路板內即產生一個電容；如(圖五)所示，將兩走線在上下兩層重疊或相鄰放在同一層上。在這兩種走線結構中，在一條走線上因時間產生的電壓變化（I/t）可在另一條走線上產生感應電流。假若第二條走線是高阻抗的，因電場而產生的電流將轉換成電壓。

《圖五　線與線太靠近，容易在電路板中產生寄生電容》 在其中一條走線上的快速電壓變化，便會在另一條走線上感應出電流

在混合訊號系統中，常發現數位電路發生快速電壓變化的情形。如果讓快速電壓變化的走線靠近高阻抗類比走線，便會破壞類比電路系統的準確性。所以，在混合訊號系統這個環境內，必須留意是：耐雜訊度較數位電路為低，另一為不要有高阻抗走線。

使用下面兩種技術的任何一種，即可輕易地使這種現象降到最低。最常使用的技術是，依電容方程式的建議來變更走線間的相關尺寸。最有效的方法：引起問題的走線間的間距。要注意變數「d」是在電容方程式的分母中，當「d」增加時，電容量會減少。另一個可以改變的變數則是兩條走線的長度，如果長度（「L」）減少，則兩條走線間的電容量也會減少。

另一種技術是在兩條走線間配置一個接地線。接地線不只是低阻抗，像這樣一條額外的走線也會瓦解易導致干擾的電場，如(圖五)所示。

在電路板中產生電感的結構與電容類似，如(圖六)所示，將兩條走線在上下層重疊或相鄰放在同一層。在這兩種走線結構中，一條走線上隨時間改變的電流（I/t）會因為走線本身的電感而在線上產生電壓，並因互感而在另一走線上感應一定比例的電流。如果主要走線上的電壓變化量夠大的話，會引起干擾並導致數位電路的耐雜訊度降低，甚至造成誤動作。該現象不是數位電路專有，但因為在數位的環境內，較常發生瞬間切換的大電流。

《圖六　若不注意走線的配置，在電路板中的走線會形成線電感與互感》 此種寄生元件對含數位切換電路的運作會造成傷害

要消除電磁干擾源的潛在雜訊，最好的方式是將安靜的類比走線與吵雜的輸入/輸出埠隔開。想辦法降低電源與接地網路的阻抗，讓數位電路走線銅箔中的電感與類比電路中電容耦合量降到最小。

結論

當設計中同時存在類比與數位電路時，仔細佈線是完成電路板設計成功的關鍵。佈線方式通常作為遵守的原則，否則在實驗室的環境中，很難去測試產品的成功與否。因此，一般而言，雖然數位與類比單元的佈線方式有相似處，但仍應認識其差異處並加以遵守。（作者任職於Microchip Technology）

參考資料：

[1] Henry W. Ott, Noise Reduction Techniques in Electronic Systems, 2nd ed., Wiley, 1998.

[2] Ralph Morrison, Noise and Other Interfering Signals, Wiley and Sons, 1992.