光電整合將涉及半導體、光學、封裝、系統架構四大領域的深度協作。隨著AI運算需求增加。模型日益複雜、算力需求呈指數級增長，傳統傳輸技術正遭遇頻寬、功耗與距離的物理極限挑戰。光電整合憑藉高頻寬、低延遲與高效率，成為突破傳輸瓶頸的創新核心解方。

?然而，從矽光子晶片、混合封裝到系統佈署，光電整合仍面臨多重挑戰。本次《共同封裝光學應用與挑戰》研討會聚焦於共同封裝光學元件（CPO）技術，深入解析高頻光電訊號、封裝架構與系統驗證三大關鍵。

高速電子與CPO設計新世代：信號完整性的挑戰與解方

在 AI 運算快速推進與高速資料傳輸需求爆發的當下，傳統電子系統架構面臨前所未有的挑戰。尤其在處理 800G 甚至 1.6T 資料傳輸的應用上，如何確保訊號完整性，成為系統設計的關鍵門檻。思渤科技CAE 資深技術副理陳冠忠指出，「共同封裝光學（Co-Packaged Optics, CPO）」技術將是突破瓶頸的關鍵之一，而其所衍生出的設計與模擬需求，也正在深刻改變業界的工程流程。

根據市場趨勢，包含 NVIDIA、台積電、Broadcom 與 Marvell 等大廠皆積極佈局 CPO 技術。尤其在大型語言模型帶動的多 GPU 並行架構中，交換網路的需求數量暴增，CPO 所提供的低功耗、高頻寬、低延遲的優勢，使其成為多機架系統高速互連的唯一解方。

圖一 : 思渤科技CAE 資深技術副理陳冠忠

「AI 時代的算力要求不再只看單一元件的性能，而是整體系統中訊號傳遞的效率與準確性，」陳冠忠說明。傳統光電分離架構透過長距離走線實現訊號轉換，但隨頻寬升高，其所帶來的能耗、干擾與遲滯成為難以承受的負擔。CPO 技術則將光引擎與交換 ASIC 晶片封裝在同一載板上，大幅縮短互連距離，減少訊號損耗，並提升整體效率。

設計挑戰：封裝、材料與熱管理三重門檻

不過，CPO 技術雖然具備高度潛力，但其實現過程卻充滿挑戰。陳冠忠指出，首先在封裝層面，由於需要極高精度地整合矽光子元件與交換晶片，因此無論是載板結構、組裝技術或是射頻路徑設計，都必須重新設計，對 SI 分析提出更高要求。

「材料的選擇直接影響電性與熱特性，必須在訊號傳輸與散熱效能間取得平衡，」他說。此外，高速運作下產生的熱亦是一大關鍵，必須精準模擬熱源分布與材料導熱特性，避免影響元件可靠度。

為了解決上述問題，思渤科技透過 Ansys 全系列模擬工具，實際分析多種 CPO 相關光電模組元件的 SI 問題。以下為幾個代表性案例：

案例一：Photodetector 光偵測器

針對尺寸僅 250 x 300 μm 的光偵測元件，陳冠忠透過 Ansys HFSS 與 Q3D Extractor，模擬 10MHz 至 43.56GHz 的頻率響應，並提取 S11 參數與 RC 值，掌握元件在不同頻率下的反射與損耗特性。他強調：「S11 是衡量端口反射的關鍵指標，可以提前預測匹配不良帶來的訊號損失。」

案例二：Mach-Zehnder 光調變器

Mach-Zehnder Modulator (MZM) 為實現位準調變的重要元件，其非線性特性與高驅動電壓需求使 SI 模擬變得更複雜。陳冠忠利用 SIwave 搭配 Designer Circuit 模擬調變器在單端與差分訊號下的電光轉換特性，並透過 INTERCONNECT 工具進行頻域與時域分析。

案例三：CPO光電通道整合分析

在 CPO 架構中，電子訊號從驅動電路傳輸到光模組、再由光路輸出到接收端的整個流程，需同時跨電磁與光學領域進行分析。陳冠忠指出：「我們使用 INTERCONNECT 建立光通道模型，並結合 SNP 模型、Python API，自動串接 HFSS 與 Lumerical 等模擬工具，讓 EOE（Electronic-Optical-Electronic）系統設計更具一致性。」

全流程仿真是關鍵

CPO 與矽光子系統的設計要求跨足多重物理領域，思渤科技採用 Ansys HFSS、Q3D Extractor、SIwave、Lumerical 等模擬工具，提供端對端整合解決方案。從晶片內部訊號、封裝走線、PCB佈局、連接器射頻行為，再到光電轉換元件，皆可進行參數擷取與全波模擬。

例如：

模擬技術與AI聯手加速開發

「模擬技術是未來高速電子與 CPO 設計的關鍵工具，」陳冠忠強調。他亦觀察到 Ansys 正導入 AI 加速模擬流程，像是 AnsysGPT 或 SimAI 工具能根據設計條件自動生成分析任務，大幅提升工程效率與準確性。

思渤科技身為 Ansys 在台灣的深度合作夥伴，將持續提供業界從培訓到專案輔導的完整支援服務，協助客戶面對日益複雜的高速設計挑戰。

結語

CPO 與矽光子技術的發展，不僅代表一種新興封裝方式，更象徵高速電子產品朝向「電光融合」架構演進的趨勢。從封裝結構、訊號模擬到設計驗證，完整的跨域模擬工具與工程整合能力，將是企業能否在高速互連市場中脫穎而出的關鍵。思渤科技憑藉深厚的模擬技術與業界經驗，正成為企業迎戰未來的可靠後盾。

高頻光電混合訊號測試將成矽光子時代關鍵

隨著AI應用推升資料中心對高速、高頻寬連接技術的迫切需求，如何有效測試複雜的高頻光電混合訊號系統成為產業挑戰焦點。台灣羅德史瓦茲（Rohde & Schwarz）產品應用工程協理連俊憲以「高頻光電混合訊號：從SerDes到矽光子元件的測試」為題，深入解析在高速傳輸環境中，測試技術的轉變與挑戰。

圖二 : 台灣羅德史瓦茲產品應用工程協理連俊憲

連俊憲指出，隨著SerDes（串列解串列）速度從56 Gbps邁向112 Gbps甚至224 Gbps，系統設計不僅涵蓋傳統電訊號，更與矽光子元件高度整合，進入「電光融合」時代。這種混合訊號架構大幅提升設計複雜度，也對量測儀器提出更高要求，必須同時具備高速、寬頻與低雜訊的特性。

他強調，在CPO（共同封裝光學）與矽光子應用中，訊號完整性、時序誤差（jitter）、交叉調變（crosstalk）與光學功率等參數，皆需進行準確且可重複的量測。透過結合高頻示波器、誤碼率測試儀（BERT）、光學接收模組與模擬訊號源，才能完整評估系統性能與模組穩定性。

此外，連俊憲也分享R&S在矽光子測試領域的策略，透過模組化儀器平台與自動化測試流程，協助客戶縮短驗證時間、提升測試再現性與資料品質。未來，羅德史瓦茲也將持續針對224 Gbps PAM4、矽光子引擎與新興CPO模組提供對應的測試解決方案。

連俊憲最後強調：「測試技術不再只是驗證工具，更是高速設計成功與否的關鍵一環。在高速光電融合時代，準確測試能力就是競爭力。」

提升矽光子CPO封裝良率：從晶圓端掌握光訊號完整性

面對AI與雲端運算帶來的巨量資料傳輸需求，矽光子與共同封裝光學（CPO）技術正成為高速通訊系統的核心關鍵。然而，高良率的CPO製造仍是一項嚴峻挑戰。光焱科技總經理廖華賢以「矽光子CPO封裝的良率提升：從晶圓開始看光的信號完整性」為題，從製程源頭切入，解析如何從晶圓階段掌握光訊號完整性（SI）以提升CPO封裝品質。

圖三 : 光焱科技總經理廖華賢

廖華賢指出，相較傳統電子訊號，光訊號在矽光子平台中的傳輸方式更為敏感，其表現受到光波導設計、元件對位精度、材料折射率與接合損耗等多重因素影響。若未在晶圓階段即時檢測與補償，將導致後續CPO封裝失敗率提升，進而拉低整體良率與生產效率。

他強調，現今矽光子元件已從「設計導向」轉向「製造導向」，業者必須導入更多線上光學量測與非破壞性檢測技術，建立晶圓層級的光學參數資料庫，以利後續封裝與測試階段進行準確補償與模擬。

此外，廖華賢也分享光焱科技在矽光子測試領域的經驗，包括如何針對不同光子元件（如光調變器、光偵測器）設計客製化測試平台，並透過自動化設備提升量測效率與資料一致性。

他表示：「唯有從最前端的晶圓製程就精確掌握每一條光路的訊號品質，才能讓CPO封裝走向量產、邁向穩定。」

廖華賢呼籲，面對未來800G、1.6T等高速應用時代，從晶圓階段整合SI管理思維，將是確保光電封裝穩定、良率提升的關鍵策略。

圖四 : CTIMES《共同封裝光學應用與挑戰》研討會