搜尋

會員登入

搜尋

導覽

會員

SiP技術:克服製造瓶頸 掌握異質整合關鍵

瀏覽次數:479

系統級封裝(System-in-Package;SiP)技術正快速獲得市占率的成長。多項研究預測,未來五年的SiP市場將維持雙位數成長,關鍵在於其優異的電氣特性,以及能夠在單一封裝中整合不同尺寸晶粒的能力,也就是所謂的異質整合(Heterogeneous Integration)。


隨著功率驅動器與馬達控制等應用日益複雜,意法半導體(ST)致力於這波技術浪潮,旗下如PWD13F60、PWD5F60、PWD5T60動力驅動晶片,以及 powerSTEP01微步進控制器,皆屬於此一趨勢下的代表性元件。


然而,我們觀察到許多組裝產線對SiP封裝的製造特性仍不夠熟悉,導致導入初期面臨諸多挑戰。因此,現在正是重新檢視SiP整合製造基礎知識的關鍵時刻。


SiP挑戰1:焊接可靠度(Reliable Joints)

空洞(Voids)生成的隱憂

製造中最常見的挑戰在於如何確保焊接接點的高可靠度,並且避免空洞(Voids)產生。


事實上,僅靠塗抹錫膏並加熱回焊,往往難以達到理想效果,原因在於:SiP在回流焊(Reflow)過程中極易發生微小偏移、過量錫膏可能在焊墊間導致橋接,或因回焊時助焊劑氣體無法順利逸散,受困形成氣孔或空洞;這些空洞會顯著影響散熱效率,造成局部過熱,進而降低成品良率與長期可靠性。


由於SiP元件通常具備大面積裸露散熱焊墊(Exposed Pads),此問題尤為嚴重。國際電子工業聯接協會(Institute of Printed Circuits;IPC)標準建議氣孔率不應超過散熱焊盤50%的面積,若無適當製程與設計方法,此標準極難達成。


梳狀圖案(Comb Pattern)網板設計

圖一 : 適用於PWD5T60的梳狀網板開孔圖案
圖一 : 適用於PWD5T60的梳狀網板開孔圖案

ST建議的首要對策是回歸製造基礎:封裝需全程存放於防潮包裝袋中,並確保組裝環境須符合ESD(靜電防護)安全要求。這看似簡單,但若產線受潮,任何補救設計都難以發揮效果。


其次是選擇正確的網板(Stencil)。在鋼板設計上,相較於全覆蓋型開孔(單一大方塊)或方格填滿型陣列,採用開孔寬度300 μm、間距600 μm的「梳狀圖案」(Comb),在實驗與實務上能有效降低空洞比例。根據IPC規範,任何裸露焊墊尺寸大於4 mm x 4 mm的散熱焊盤,皆應採用分割型圖樣設計,因此選擇正確圖形至關重要。


導通孔(Vias)鑽孔配置

圖二 : PWD5T60 PCB頂層的導通孔配置
圖二 : PWD5T60 PCB頂層的導通孔配置

另一關鍵方案是在裸露焊墊下方配置適當的導通孔(Via),建議使用孔徑約0.25 mm、間距1 mm且均勻分布於焊盤周圍的導通孔,其目的在於讓回焊過程中助焊劑中的氣體能順利逸散。孔徑若過大會吸走過多的錫膏,孔徑過小則排氣效果有限。


以AN6217為例,ST甚至透過X-ray影像,直接展示「梳狀鋼板+導通孔」方案在降低空洞上的顯著效益。此外,也涵蓋回流焊曲線與錫膏選擇(通常首選Type 4,Type 3亦可行)。在實務上,正確的鋼板與Via結構已能帶來顯著改善。



圖三 : 不同鋼板圖樣vs.導通孔比例
圖三 : 不同鋼板圖樣vs.導通孔比例

SiP挑戰2—高效佈局與散熱管理

傳統設計準則的侷限

SiP的吸引力在於其高度整合能力,可在薄型封裝中容納多顆異質晶粒,簡化設計且大幅降低PCB面積需求。為達成此目標,SiP封裝往往結合中介層(Interposer)、重佈線層(RDL)、橋接結構(Bridge)等多種先進封裝技術。


這也意味著工程師必須以不同於傳統封裝的思維來設計PCB--SiP元件通常不外接散熱片,而是透過底部的焊盤進行散熱。因此,若直接沿用傳統封裝的設計準則,將導致過熱、短路與可靠度下降。


構建「散熱島」與導入四層PCB結構

ST最常給予的建議之一是建立「散熱島(Dissipating Islands)」,即在PCB散熱焊盤下方鋪設厚銅層,將熱量導離熱源。這本質上是利用導通孔相互連接,形成類似「內建散熱片」的結構。


銅層數量取決於PCB層數,因此從兩層板升級至四層板(4-layer PCB)是值得考慮的投資。雖然單板成本提高,但能換取更具成本效益的SiP元件,提升整體封裝密度並滿足散熱需求,反而降低系統總成本。


以PWD5T60為例進行內部測試:在29 W負載下,四層板可降低表面溫度8.6%,而在110 W負載下,溫差甚至超過30%。


雖然在雙層板下仍未超過額定接面溫度125°C,但已逼近極限;在另一個壓縮機馬達應用中,雙層板甚至無法承受90 W。這顯示增加層數與板厚,能夠帶來顯著可靠性紅利。


表一:在不同功率負載下,PWD5T60在四層與雙層PCB的表面溫度比較

功率等級[W]

電流[Arms]

扭力[Nm]

電路板 4L

電路板 2L

頂面溫度[℃]

頂面溫度[℃]

29

0.137

0.4

49.7

54.4

45

0.204

0.62

55.8

64.5

77

0.290

0.9

66.5

80.3

90

0.334

1.04

73.6

90.7

110

0.400

1.24

84.6

110.7

 



圖四 : 在不同功率負載下,PWD5T60的表面溫度隨功率變化之曲線圖
圖四 : 在不同功率負載下,PWD5T60的表面溫度隨功率變化之曲線圖

新的電氣佈局考量

圖五 : 去耦電容配置示意圖
圖五 : 去耦電容配置示意圖

在電氣設計上,仍需特別留意幾項關鍵細節:


‧ 微控制器驅動SiP功率級時,接地點應直接連接至分流電阻(Shunt Resistor),以抑制電壓尖峰


‧ 所有接地焊墊與裸露焊墊,應連接至位於功率元件正下方、訊號層上方的完整接地平面,以抑制EMI


‧ 大容量電容(Bulk Capacitor):應盡量靠近SiP


‧ 耦電容(Decoupling Capacitor):應緊貼供電腳位,以降低寄生電感與電阻


結語

整體而言,這些設計與製造原則並不複雜,但只要在專案初期即將之納入考量,便能夠有效降低試產風險、提升可靠度,並且大幅縮短產品上市時程。


Card Image

Microchip數位液位偵測技術,不只能偵測液位

液位偵測(Level Sensing)是現代工業與生活應用中至關重要的一環 。Microchip提出的數位液位偵測(Digital Level Sensing)方案,不僅能精準偵測液位;透過應用優化後,還能擴展至固體物…

液位偵測(Level Sensing)是現代工業與生活應用中至關重要的一環 。M…