帳號:
密碼:
CTIMES / 文章 /   
以Zynq RFSoC為基礎的數位基頻進行毫米波RF電子設計驗證
 

【作者: Matthew Weiner】   2021年06月11日 星期五

瀏覽人次:【1425】
  

毫米波頻譜技術具備龐大的潛力,但也為裝置製造廠商帶來了設計上的許多挑戰。本文說明如何透過以Zynq RFSoC為基礎的數位基頻的建模與模擬,來進行毫米波RF電子設計驗證。



新興的5G網路能夠在毫米波(millimeter wave)頻譜運作,代表著這些5G網路比起4G網路能夠乘載更多資料、速度更快、延遲更低。毫米波頻譜技術具備龐大的潛力,卻也為裝置製造廠商帶來了設計上的挑戰。舉例來說,由於空氣和其他物體的因素,毫米波頻譜的訊號比起較低頻率的訊號更容易衰減。


我和同事們開發了具特殊RF電子硬體的射頻前端,它透過波束成形使毫米波訊號功率聚集,因此能夠克服訊號的衰減。我們的設計包含了多使用者的多輸入多輸出系統(multi-user, multiple-input and multiple-output;MU-MIMO)技術。


為了要測試和說明這些設計,我們在MATLAB和Simulink實現了自己的數位基頻(圖1)。我們藉由採用Wireless HDL Toolbox(無線通信硬體描述語言工具箱)提供的LTE黃金參考模型,並且使用HDL Coder(硬體描述語言轉碼器)將模型部署到Zynq UltraScale+ RFSoC板子上來加速實現流程。這個方法省下我們工程團隊至少一年的精力,而且讓我自己能夠完成實現流程而不需要雇用額外的數位工程師。



圖1 : Simulink內的LTE數位基頻接收鏈路模型。
圖1 : Simulink內的LTE數位基頻接收鏈路模型。

數位基頻的建模與模擬

Wireless HDL Toolbox提供的開箱即用黃金參考LTE模型支援了一些關鍵的功能,像是主資訊區塊(Master Information Block;MIB)的解碼。我使用這些功能來建立一個客製的類4G的OFDM收發鏈路(transceiver chain),將增強加到既有時間回復、載波回復、以及等化。


透過Wireless HDL Toolbox的簡易通道模型來模擬這個收發鏈路。這樣的模擬可以對多種雜訊等級的符號錯誤率(symbol error rate;SER)和誤差向量幅度(error vector magnitude;EVM)等度量值進行評估與視覺化來檢驗基頻模型(圖2)。



圖2 : 以EVM(左)和SER(右)作為信噪比(signal-to-noise ratio;SNR)函式的圖示。
圖2 : 以EVM(左)和SER(右)作為信噪比(signal-to-noise ratio;SNR)函式的圖示。

將基頻實現於Zynq RFSoC硬體

藉由Simulink模擬驗證過數位模型之後,使用硬體描述語言轉碼器(HDL Coder)從模型產生RTL程式碼,並將程式碼部署到Zynq UltraScale+ RFSoC ZCU111板。自動產生的程式碼有效率且可讀。接著,在Zynq板上的FPGA執行數位迴接測試(loop-back test),讓發射輸出直接傳送回到接收鏈路來驗證實現結果。


在這些測試之後,再進行結合了板子上類比對數位(analog-to-digital;ADC)和數位對類比(digital-to-analog;DAC)轉換器的類比迴接測試(圖3)。



圖3 : 描繪了以HDL實現的帶RF Pixels無線電前端的數位基頻完整系統圖。
圖3 : 描繪了以HDL實現的帶RF Pixels無線電前端的數位基頻完整系統圖。

在這裡,我可以執行完整的板對板(board-to-board)測試,並且探索RF減損(impairments)的結果、使用MATLAB來分析從板子捕捉到的資料、產生星座圖(constellation plots)、評估演算法的增強來解決減損問題。


快速的設計疊代

以前,我使用的是較為傳統的工作流程,由一個RTL團隊來實現系統團隊產生出來的設計。這種工作流程的疊代通常要花費一段很長的時間;可能會需要幾週來實現一個演算法或重複測試演算法的變更。透過MATLAB和Simulink的疊代就快了許多,就算無法當天完成,大概也只需要幾天的時間就可以實現及重新測試一個增強的功能。


舉一個例子,我注意到當系統在剛開始沒多久的時候執行狀況良好,但位元錯誤率(bit error rate;BER)會隨著時間持續上升。為了診斷這個問題,我從ADC取得啟動之後各個時間區間的資料,並且在MATLAB進行分析。星座圖清楚顯示執行狀況是如何隨著時間退化。


我判斷這個現象與取樣頻率的偏移(sampling rate offset)有關,導致在LTD架構的循環前綴(cyclic prefix)區域之外的逐漸漂移。我執行一個演算法變更來追蹤主要的同步訊號。我透過模擬來驗證了這個修正,接著把它實現到板子上,可以看到不論系統運轉了多久的時間,BER還是維持在低點(圖4)。



圖4 : 星座圖描繪的衰退的性能(左上),板對板測試(右上),以及空中傳輸測試(下)。
圖4 : 星座圖描繪的衰退的性能(左上),板對板測試(右上),以及空中傳輸測試(下)。

稍後,我發現一個IQ增益與相位不平衡的問題。雖然我們以為已經對系統做了適當校正來處理IQ不平衡,不過我發現校正參數值其實並不正確。又再一次,我分析了MATLAB擷取到的資料,接著在MATLAB執行快速的強力搜尋(brute-force search)來找出可以修正這個問題的合適的校準值。我在幾分鐘之內就可以更新Simulink模型來實現變更,也產生程式碼在即時硬體上驗證這個修正。


計畫之中的提升

我們正在準備數位基頻的5G版本,並且正著手擴展我們的RF技術以符合O-RAN聯盟(O-RAN Alliance)針對開放式無線電接取網路制定的規格。為我們的設計提供O-RAN介面,讓我們可以在持續改善性能及增加新功能的同時,也很容易地將我們的IP與其他系統整合。


(本文由鈦思科技提供;作者Matthew Weiner任職於RF Pixels公司)


相關文章
收集模型測試覆蓋程度度量資料的理由
新用戶設備加速進入 毫米波市場穩定茁壯
5G為AIoT應用帶來最終完成式
專注智慧出行、能源與5G聯網 ST助力解決世界重大挑戰
以模型為基礎設計開發無人自主停車技術
comments powered by Disqus
相關討論
  相關新聞
» 浩亭躋身德國最具創新力公司 獲兩評選機構肯定
» 非接觸式開關實現最高衛生標準
» The Imaging Source板級相機使自助結帳更快速、便捷
» 盛達工業級無線寬頻路由器經TAICS認證 取得物聯網資安標章
» THE IMAGING SOURCE兆鎂新 推出「IP67等級 FPD-Link III 嵌入式視覺相機」
  相關產品
» igus FastConnect電纜可減少46%組裝時間
» 萊迪思新版sensAI解決方案打造網路邊緣裝置AI/ML應用
» 以滑塊和橫杆雙重鎖定 igus開發E4Q拖鏈減少裝配時間
» 嵌入式視覺發展強勁成長 兆鎂新開發技術前導
» 施耐德電機Galaxy VL三相UPS可大減占地面積

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw