PCI-SIG主席Al Yanes在日前的開發者大會上正式宣布，PCIe 8.0規格的Draft 0.5版本已經釋出，象徵傳輸速率將要邁向256GT/s的新高度。此外大會也更新了PCIe 7.0標準、CopprLink電纜規範及光學感知架構(Optical Aware Retimer)的落地資訊，進一步將PCIe技術從傳統的板載匯流排，轉型為支撐大型AI集群的高性能互連生態系。
PCI-SIG組織成立於1992年，目前持續著每三年頻寬翻倍的技術路線圖。自2003年發布首代PCIe規格以來，該組織成員已於2024年突破1,000家企業。PCIe技術也廣泛應用於汽車電子、儲存系統、IoT設備及軍事航太等垂直領域。
|
根據最新發布的技術指標，PCIe 8.0規格預計在x16組態下提供高達1.0TB/s的雙向傳輸頻寬。該規格將原始位元速率提升至256.0GT/s，並延用PCIe 6.0以來的PAM4信號技術與Flit模式編碼。目前研發重點在於評估新型連接器技術，並在維持向下相容性的前提下，確保達成低延遲與高可靠性的目標。
針對當前急迫的人工智慧應用需求，PCIe 7.0基礎規格已於2025年6月正式發布。其位元速率達到128.0GT/s，x16頻寬為512GB/s。PCIe 7.0規格專為AI工廠、雲端資料中心及高效能運算量身打造 ，能在提升傳輸性能的同時優化功率效率。
為克服銅線傳輸在物理長度上的限制，PCI-SIG於2025年發布了業界首個標準光學PCIe解決方案。Optical Aware Retimer技術透過標準化架構，使現有的PCIe 6.0與7.0設計能無縫過渡至光學互連。這項技術能大幅延伸機架間的傳輸距離，並支援更高密度的硬體實作。
在電纜連接方面，CopprLink內部與外部規格已於2024年5月推出。目前該規格支援32.0及64.0GT/s的速率，未來計畫全面導入PCIe 7.0與8.0規格支援 。CopprLink能為系統設計師提供更高的拓撲靈活性，解決電路板損耗導致的傳輸範圍縮減問題。
|
相關作者
相關关键字