突破材料限制開啟建構晶片新局面。在國科會自然司、尖端晶體材料開發及製作計畫與A世代前瞻半導體專案計畫，以及教育部特色領域研究中心計劃的大力支持下，由中興大學與成功大學共組的研究團隊，成功研發出全球首見的「懸浮式鐵電膜整合二維電晶體」技術成果，今年6月底正式發表於國際權威期刊《Nature Electronics》，展現台灣在半導體關鍵材料與元件整合領域的世界級實力，此舉為AI晶片、記憶體整合與3D封裝設計開啟全新想像。

興大與成大合作突破材料瓶頸，攜手打造全球首創懸浮式鐵電二維電晶體。圖二為懸浮式鐵電二維電晶體的模樣。

這項技術的核心創新，在於首次將鐵電材料 Hf0.5Zr0.5O2（簡稱 HZO）製成厚度低於20奈米、可自由轉印的懸浮式薄膜，並成功且穩定地整合至二維半導體 MoS? 上，作為電晶體的高介電閘極絕緣層。這種結構有效克服了傳統製程中常見的界面損傷問題，並展現出超過十億倍的開關比，以及僅53 mV/dec 的超低次臨界擺幅，在功耗與效能兩方面皆大幅優於現行主流技術。

傳統上，半導體業界多仰賴原子層沉積（ALD）或化學氣相沉積（CVD）方式製作介電層，然而這些方法難以在不破壞二維材料的情況下形成高品質鐵電或高介電結構，且通常需要複雜後處理程序，限制了電晶體在效能與製程靈活性上的發揮。相較之下，本研究採用的懸浮式HZO薄膜技術，擁有高轉印自由度與界面親和性，讓製程設計更具彈性，並為二維材料元件未來的實際應用提供可靠基礎。

本研究通訊作者之一、中興大學林哲儀博士指出，這項技術本質上是「將鐵電材料解放出來」，從只能固定在矽基板的限制中釋放，轉變為如貼紙般可黏貼於任何想要的位置上的全新材料型態。他與碩士生郭尚甫、蔡弦祺共同完成電晶體元件設計與驗證，以期讓電晶體設計更靈活、功耗更低。

在新穎材料開發端，成功大學楊展其教授團隊與學生劉祐承、陳柏材掌握了懸浮式HZO薄膜的大面積製程與高品質轉印技術。楊展其授表示，團隊成功將鐵電材料從「只能被動附著」的狀態，轉化為可「主動整合」的靈活介面，這樣的製程彈性將在未來的記憶體、邏輯電路與 AI 晶片架構中扮演關鍵角色。

在電晶體實作與系統驗證方面，中興大學林彥甫教授團隊則從材料導入一路推進至實際元件，實作出通道長度僅13奈米的電晶體，並完成包括反相器、邏輯閘及1-bit加法器等基本邏輯元件的開發。他指出，這些成果證明懸浮式HZO膜不只是新材料，而是一個可以擴充、模組化並進一步量產化的完整平台。

隨著脈衝雷射沉積（PLD）設備的大尺寸擴展，這項懸浮式 HZO 膜技術未來有望導入至8吋乃至12吋晶圓製程，進一步與現行半導體量產流程接軌。這不僅使台灣在晶片材料與製造技術上取得自主突破，也有望成為全球3D IC封裝與AI應用元件的創新樞紐。未來有望導入8 吋乃至 12 吋晶圓製程，與現有半導體量產流程接軌，為台灣建立自主且前瞻的晶片製造技術樞紐。

對一般民眾而言，這項創新代表未來晶片將變得更小、更聰明且更省電，將能帶動智慧型手機續航力提升、穿戴裝置更耐用、智慧醫療設備更即時，甚至推動車用晶片與感測設備的節能轉型。隨著這項關鍵技術逐步接近實用化階段，一個更智慧、更永續的科技生活正悄然成形。