针对台积电最先进3奈米制程技术，新思科技的数位与客制化解决方案已通过台积电最新设计参考流程(design-rule manual，DRM)及制程设计套件(process design kits)的认证。植基于多年来的广泛合作关系，该认证将提供共同优化的工具、流程和方法，使客户能实现该制程所带来的最大功耗、效能和面积(PPA)表现，进而加速新一代高效能运算(HPC)、行动、5G和AI 晶片设计的创新。

新思科技具高度整合的融合设计平台(Fusion Design Platform)是此次双方在先进节点合作成功的关键，为台积电的 3 奈米技术提供了全流程设计收敛(convergence)和紧密的签核相关性(signoff correlation)。新思科技的Fusion Compiler以及IC Compiler ll布局绕线(place-and-route)产品采用新的全域(global)和详细(detail)绕线技术创新，实现时序结果品质(QoR)的优化。全流程总功耗(total-power)优化的提升，辅以合法化与最佳化并行(concurrent-legalization-and-optimization)技术，能实现所需的总功耗分布并达成整体优化 PPA 的设计指标。

针对3奈米制程的合作内容，其他的实作技术也包括：支援具备着色(coloring)和通路铜柱(via-pillar)考量的先进布线，以及创新的正反器(flip-flop)优化，有助于着重效能和低功耗的设计。此外，Design Compiler NXT合成(synthesis)产品是融合设计平台的关键元素，经强化后，藉由与IC Compiler II更紧密的时序相关性，能提供更为收敛的设计流程，让所有以N3制程为目标的设计皆受益。

新思科技与台积电就3奈米制程的合作内容还包括PrimeTimeR对低电压变动的支援，以及支援台积公司的布局(placement)规则，能在实作和签核期间实现收敛(convergent)的ECO收敛(closure)。新思科技的 PrimePower 支援3奈米实体规则(physical rule) 的功耗签核，包括漏电功耗和动态功耗以及 StarRC萃取建模的强化，能带来所需的准确性。

其他经台积电 3奈米技术认证的签核解决方案包括： NanoTime 客制化时序签核、ESP 客制化等效性验证(equivalence verification)以及 QuickCap NX 寄生场解算器(parasitic field solver)解决方案。新思科技IC Validator物理签核经强化后可支援所有先进制程的要求，包括用于提升密度的全新虚拟填充(dummy-fill)功能、用于布局与原理图检查(layout-versus-schematic checking)的布局依赖效应(layout-dependent effect)，以及用于DRC，经强化过的三向电压规则除错(delta-voltage rule-debug)效率。

Custom Compiler设计和布局解决方案是新思科技客制化设计平台的一环，能为使用台积公司先进制程技术的设计人员带来更好的生产力。 Custom Compiler的许多增强功能获得新思科技DesignWare IP 团队的先期 3奈米用户的验证，这些强化的功能可减少设计人员为符合3奈米技术要求所投入的心力。作为 PrimeSim Continuum解决方案的一部分，新思科技PrimeSim HSPICE、PrimeSim SPICE、PrimeSim Pro 和 PrimeSim XA 模拟器，能为台积电 3奈米设计改善周转时间，并提供符合电路模拟和可靠性要求的签核范畴。